82378ZB （ SIO ）和82379 （ SIO.A ）
2.1 。 PCI总线接口信号
信号名称
PCICLK
I
TYPE
描述
PCI时钟：
PCICLK提供定时在PCI总线上的所有交易。所有其他
的PCI信号被采样PCICLK的上升沿，和所有的定时参数
被定义为相对于该边缘。由SIO / SIO.A支持的频率
包括25和33兆赫。
PCI复位：
PCIRST ＃强制SIO / SIO.A到已知状态。的AD [31： 0]，
C / BE [ 3 ： 0 ] ＃和PAR总是驱动为低电平由SIO / SIO.A从同步
的PCIRST ＃的领先优势。该SIO / SIO.A总是三态，从这些信号
的PCIRST ＃后缘。如果内部仲裁器启用（ CPUREQ ＃采样
高上PCIRST ＃后缘） ，串口/ SIO.A将推动这些信号低
试（ 2-5同步PCICLKs更高版本） ，直到公交车是给另一个主。如果
内部仲裁器被禁用（ CPUREQ ＃采样低的后缘
PCIRST ＃ ） ，这些信号仍然是三态，直至将SIO / SIO.A需要驱动
他们有效作为主站或从站。
FRAME ＃ ， IRDY ＃ ， TRDY ＃ ， STOP ＃ ， DEVSEL ＃ ， MEMREQ ＃ ， FLSHREQ ＃ ，
CPUGNT ＃ ，批准0 ＃ / SIOREQ ＃和GNT1 ＃ / RESUME ＃为三态从
领先的PCIRST ＃边缘。 FRAME ＃ ， IRDY ＃ ， TRDY ＃ ， STOP ＃和DEVSEL ＃
保持三态，直到由SIO / SIO.A驱动为主机或从机。
MEMREQ ＃ ， FLSHREQ ＃ ， CPUGNT ＃ ，批准0 ＃ / SIOREQ ＃和GNT1 ＃ / RESUME ＃
处于三态，直到被SIO / SIO.A驱动。后PCIRST ＃ ， MEMREQ ＃和
FLSHREQ ＃从PCIRST ＃无效驱动为无效异步。 CPUGNT ＃ ，
批准0 ＃ / SIOREQ ＃和GNT1 ＃ /恢复＃基于仲裁从动
方案和断言REQx ＃的。
所有的寄存器都被设置为默认值。 PCIRST ＃可以是异步的，以
断言或者否定时PCICLK 。虽然异步的，否定必须是
干净，无反跳边。需要注意的是PCIRST ＃必须被确认超过1微秒。
AD [ 31：0]
的C / BE [3：0 ]＃
I / O
I / O
PCI地址/数据。
该标准PCI地址和数据线。的地址是
与FRAME ＃断言和数据驱动的驱动，或在随后的时钟接收。
总线命令和字节使能：
该命令驱动FRAME ＃
断言。字节使能对应于提供或请求的数据被驱动上
下面的时钟。
周期框架：
断言指明PCI传输的地址阶段。否定
表示一个或多个数据传输是所希望的周期引发剂。 FRAME ＃为三
从PCIRST ＃前缘说明。
目标准备：
当目标准备进行数据传输有效。 TRDY ＃是
三态从PCIRST ＃的领先优势。
引发就绪：
当引发剂是准备好了的数据传输有效。 IRDY ＃
是三态从PCIRST ＃的领先优势。
停止：
由目标断言，请求主停止当前的事务。
STOP ＃为三态从PCIRST ＃的领先优势。
LOCK ：
LOCK＃，表示一个原子操作，可能需要多个事务
来完成。 LOCK＃，总是输入至SIO / SIO.A 。
初始化设备选择：
IDSEL期间用作芯片选择
配置读取和写入数据。
PCIRST ＃
I
FRAME ＃
I / O
（ S / T / S）
I / O
（ S / T / S）
I / O
（ S / T / S）
I / O
（ S / T / S）
I
I
TRDY ＃
IRDY ＃
停止＃
LOCK ＃
IDSEL
13
