初步
引脚德网络nitions
（续）
引脚名称
CLK
CE
1
CE
2
CE
3
OE
I / O
输入 -
时钟
输入 -
同步
输入 -
同步
输入 -
同步
输入 -
异步
引脚说明
CY7C1481V33
CY7C1483V33
CY7C1487V33
时钟输入。
用于捕获所有的同步输入到设备中。也用于递增
突发计数器时ADV为低电平时，一阵操作过程中。
芯片使能1输入，低电平有效。
采样在CLK的上升沿。配合使用
与CE
2
和CE
3
选择/取消选择该设备。如果CE ADSP被忽略
1
为高。
芯片使能2输入，高电平有效。
采样在CLK的上升沿。配合使用
与CE
1
和CE
3
选择/取消选择该设备。 （仅TQFP ）
芯片使能3输入，低电平有效。
采样在CLK的上升沿。配合使用
与CE
1
和CE
2
选择/取消选择该设备。 （仅TQFP ）
输出使能，异步输入，低电平有效。
控制的I / O引脚的方向。
当低时， I / O引脚用作输出。当拉高高， I / O引脚三态，
并作为输入数据引脚。 OE是在一个读周期的第一个时钟出现时掩蔽
从取消选择状态。
超前输入信号，采样在CLK的上升沿。
当自动断言，它
加在一个脉冲串周期的地址。
地址选通从处理器，采样在CLK的上升沿。
当置为低电平，
A被抓获的地址寄存器。一
[1:0]
也被装入到该数据串计数器。当ADSP
和ADSC都断言，只有ADSP是公认的。 ASDP被忽略时， CE
1
is
拉高高。
地址选通从控制器，取样在CLK的上升沿。
当置为低电平，
A
[x:0]
被捕获在地址寄存器中。一
[1:0]
也被装入到该数据串计数器。当
ADSP和ADSC都断言，只有ADSP是公认的。
选择爆秩序。
当连接到GND选择线性突发序列。当连接到V
DDQ
or
悬空选择交错突发序列。这是一个带针，并应保持不变
在设备的操作。
ZZ “休眠”输入。
此高电平输入将器件置于一个非时间关键“休眠”
条件与数据的完整性保护。
双向数据I / O线。
作为输入，它们馈入，则触发芯片上的数据寄存器
由CLK的上升沿。作为输出，它们提供包含在存储位置中的数据
在读周期的前一个时钟的上升所指定的。引脚的方向
通过OE控制。当OE是低电平时，引脚用作输出。当HIGH ， DQX
和DPX被放置在一个三态条件。 DQ A，B ， C，D ， E，F ，G和H为8位宽度。 DP
A，B ， C，D ， E，F ，G和H是1位宽。
ADV
ADSP
输入 -
同步
输入 -
同步
ADSC
输入 -
同步
输入 -
STATIC
输入 -
异步
I / O-
同步
模式
ZZ
DQA ， DPA
DQB ， DPB
DQC ， DPC
DQD ， DPD
DQE ， DPE
DQF ， DPF
DQG ， DPG
DQH ， DPH
TDO
TDI
TMS
TCK
V
DD
V
SS
V
DDQ
V
SSQ
144M
NC
JTAG串行输出
串行数据输出到JTAG电路。
提供在TCK的下降沿数据。 （仅BGA ）
同步
JTAG串行输入
串行数据，在到JTAG电路。
采样于TCK的上升沿（仅BGA ）
同步
测试模式选择
该引脚控制测试访问端口状态机。
采样于TCK的上升沿。
同步
（仅BGA ）
JTAG串行时钟
串行时钟到JTAG电路。
（仅BGA ）
电源
地
I / O接地
–
–
电源输入到该装置的核心。
应连接到3.3V -5 ％ + 5 ％力量
供应量。
地面的装置的核心。
应连接到该系统的地面。
地面的I / O电路。
应连接到该系统的地面。
NC 。该引脚扩展到144MB保留。
未连接。
I / O电源
电源为I / O电路。
应连接到一个2.375V （分）到V
DD
（ MAX 。 ）
文件编号： 38-05284修订版**
第8页共30
