80960JA / JF / JD / JT 3.3 V微处理器
3.1
引脚说明
本节介绍了引脚的80960Jx在132引脚陶瓷针栅阵列（ PGA ）
封装， 132引脚塑料四方扁平封装（ PQFP ）和196球迷你塑胶球栅
阵列（ MPBGA ） 。
第3.1.1节“功能引脚定义” ，描述了引脚功能;第3.1.2节， “ 80960Jx
132引脚PGA引脚“ ，第3.1.3节， ” 80960Jx 132引脚PQFP引脚“和第3.1.4节，
“ 80960Jx 196球MPBGA引脚” ，定义了支持包的信号和引脚位置
类型。
3.1.1
功能引脚定义
表2列出了图例解释随后的引脚说明。引脚相关
总线接口在表3中。与基本控制和测试功能相关联的引脚描述是
在表4中与中断单元相关联的引脚描述在表5中描述。
表2中。
引脚说明命名
符号
I
O
I / O
–
S
输入引脚只。
输出引脚只。
销可以是输入或输出。
所描述的引脚必须连接。
同步的。输入必须满足建立和保持时间相对要CLKIN正常工作。
S（ E）边沿敏感输入
S（ L）电平敏感输入
异步。输入可以是异步相对于CLKIN 。
A (...)
A（ E）边沿敏感输入
A（ L）电平敏感输入
而处理器的复位引脚置，该引脚：
R (...)
R（1 ）被驱动到V
CC
R（ 0 ）被驱动到V
SS
R（ Q），是一个有效的输出
R（X ）被驱动到未知的状态
的R（ H）被向上拉至V
CC
当处理器处于保持状态时，销：
H (...)
的H（ 1 ）被驱动到V
CC
的H（ 0 ）被驱动到V
SS
H（ Q）保持先前的状态，或继续成为一个有效的输出
H（ Z）浮标
而处理器暂停时，引脚：
P (...)
P（1 ）被驱动到V
CC
P（ 0 ）被驱动到V
SS
P（ Q）保持先前的状态，或继续成为一个有效的输出
描述
16
超前信息数据表
