80960JA / JF / JD / JT 3.3 V微处理器
表3中。
引脚说明 - 外部总线信号（第3页2 ）
名字
TYPE
描述
字节使能
选择其中多达四个数据字节在总线上参与
当前的总线访问。字节使能编码依赖于该总线宽度
内存区域访问：
BE3 ： 0
O
R(1)
H（ Z）
P(1)
32位总线：
BE3使数据在AD31 ： 24
BE2使数据在AD23 ： 16
BE1实现对AD15数据： 8
BE0使AD7上的数据： 0
16位总线：
BE3成为高字节使能（使数据在AD15 ： 8 ）
BE2不使用（状态为高电平）
BE1变得地址位1 （ A1 ）
BE0变低字节使能（使数据AD7 ： 0 ）
8位总线：
BE3不使用（状态为高电平）
BE2不使用（状态为高电平）
BE1变得地址位1 （ A1 ）
BE0变得地址位0 （ A0 ）
该处理器断言字节使能，高字节使能，并在低字节使能
T
a
.
自对齐总线请求被分成单独的总线事务时，这些信号
一阵期间不切换。他们保持活跃过一个't'
d
周期。
对于给8位和16位的存储器访问时，该处理器断言中的地址位
与A3的结合： 2如上所述。
宽/暂停执行
信号表示一辆公交车的物理内存属性
交易：
WIDTH /
HLTD1 ： 0
O
R(0)
H（ Z）
P(1)
WIDTH/HLTD1
0
0
1
1
WIDTH/HLTD0
0
1
0
1
8位宽
16位宽
32位宽
处理器暂停的
该处理器漂浮时，它放弃总线宽度/ HLTD销
响应于一个HOLD请求，不管之前的操作状态。
O
R（ X）
H（ Z）
P（ Q）
O
R(0)
H（ Z）
P（ Q）
O
R(0)
H（ Z）
P（ Q）
数据/代码
表示总线访问是数据存取（1）或一个指令
访问（ 0 ） 。 D / C具有相同的定时W / R 。
0 =指令存取
1 =数据访问
读/写
规定，在一
T
a
周期，该操作是否是一个写（1）或
读（0）。它被锁片和在t仍然有效
d
周期。
0 =读
1 =写
数据发送/接收
指示数据传输的方向，并从
地址/数据总线。它是低在t
a
和T
w
/T
d
周期用于读出;它是在高
T
a
和T
w
/T
d
周期为一个写操作。 DT / R从未改变状态时， DEN是断言。
0 =接收
1 =发送
数据启用
表示在总线存取的数据传送周期。 DEN是断言
在一个总线访问所述第一数据周期的开始和无效时的结束
最后数据周期。 DEN一起使用DT / R ，以提供控制数据的收发器
连接到数据总线。
0 =数据周期
1 =没有数据周期
D / C
W / R
DT / R
DEN
O
R(1)
H（ Z）
P(1)
18
超前信息数据表
