位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第941页 > M4LV-128N/64-10JC > M4LV-128N/64-10JC PDF资料 > M4LV-128N/64-10JC PDF资料1第5页
功能说明
马赫4器件的基本架构（图1）由多个优化的PAL
块由一个中心交换矩阵互连。中央开关矩阵使
PAL块和路由输入到PAL块之间的通信。一起，在PAL
块和中心交换矩阵实现逻辑设计人员在单一制造大型设计
设备，而不必使用多个设备。
的关键在于能够有效地利用这些装置的位于所述互连方案。
在4马赫架构中，宏都FL exibly耦合到产品条款通过
逻辑分配器，并在I / O引脚FL exibly耦合到宏小区，由于输出开关
矩阵。此外，更多的输入的路由选择是通过对输入开关矩阵设置。这些
资源提供了到FI吨设计EF网络ciently所需要的灵活性。
PAL座
4
时钟
发电机
时钟/输入
引脚
注3
注2
中央开关矩阵
逻辑
ARRAY
输入
开关
矩阵
逻辑16
输出/
分配器
隐藏
用XOR
宏单元
16
16
8
注1
专用
输入引脚
16
PAL座
PAL座
I / O单元
33/
34/
36
输出开关矩阵
I / O
引脚
I / O
引脚
I / O
引脚
17466G-001
图1. 4马赫原理框图和PAL块结构
注意事项：
1 16 4马赫设备用1： 1的宏单元I / O单元的比例（见下页） 。
2.座时钟不去的I / O单元的M4 （ LV） -32/32 。
3. M4 （ LV） -192/96和M4 （ LV） -256/128专用时钟引脚不能用作输入，也不要连接到中央
切换矩阵。
MACH 4系列
5
