第1章引言
1.2 CPU核心
图1-1显示了CPU核心的内部框图。
除了常规的高性能的整数运算单元，该CPU芯具有全相联
格式转换后备缓冲器（TLB ） ，其具有提供映射到2页的对一个项32项。
此外，它也有指令和数据高速缓存，以及一个总线接口。
图1-1 。 CPU核心内部框图
虚拟地址总线
内部数据总线
控制（ O）
控制（一）
地址/数据（ O）
地址/数据（i）
公共汽车
接口
数据缓存
指令
缓存
CP0
中央处理器
TLB
时钟
发电机
内部时钟
（1） CPU的
CPU为执行整数计算的块。该块包括一个64位整数数据路径，并且产品 -
总之运营商。
（ 2 ）协处理器0 （ CP0 ）
CP0包括一个存储器管理单元（MMU）和异常处理函数。
MMU的检查
是否有不同的内存段（用户，管理员，以及内核）执行之间的访问
地址转换。翻译后备缓冲器（TLB ）将虚拟地址转换为物理地址。
（ 3 ）指令高速缓存
指令缓存采用虚拟索引和物理标记格式。它是直接映射的格式管理
在V
R
4121, V
R
4122, V
R
4181 ，和V
R
4181A ，或在V 2路组相联的格式
R
4131.
（ 4）数据缓存
数据缓存采用虚拟索引，物理标记，并写回格式。它与直接映射管理
在V格式
R
4121, V
R
4122, V
R
4181 ，和V
R
4181A ，或在V 2路组相联的格式
R
4131.
用户手册U15509EJ2V0UM
19
