RTL8308B
8.3.4串行EEPROM 24LC02时间
描述
f
时钟（ EESCK ）
时钟频率， SCLK
t1
时钟脉冲周期
t2
延迟时间，从SCLK上升到SDA下降
t3
延迟时间，从SDA下降到SCLK下降沿
t4
延迟时间，从SCLK下降沿到SDA变化
t5
延迟时间，从SDA有效的输出到SCLK上升沿
t6
停止建立时间
t7
一次新的传输开始前总线必须是自由的
t8
延迟时间，从SCLK下降沿到SDA有效
t9
延迟时间，从SCLK下降沿到SDA变化
t10
延迟时间，从SDA的有效输入SCLK上升沿
符号
分钟。
-
23
5
5
0
0
5
5
0
0
10
典型
-
-
-
-
-
-
-
-
-
-
-
马克斯。
66
-
-
-
-
-
-
-
-
-
-
单位
千赫
us
us
us
us
us
us
us
us
us
us
t1
t2
SCLK
SDA
（输出）
t2
t3
t4
有效
t5
有效
t6
t7
t8
t9
有效
有效
SDA
（输入）
t10
EEPROM接口时序
RST ＃
MDC
MDIO
t7
高
高
MDC / MDIO复位时序
2002/01/23
26
修订版2.0
