爱普生研究与发展
温哥华设计中心
第37页
表7-5 MC68K家庭总线直接/不DTACK ＃时序间接界面
符号
t1
t2
t3
t4
t5
t6
t7
t8
t9
t10
t11
t12
t13
t14
CS ＃设置时间
AB [ 15 ： 0 ]建立时间
DB [ 7：0]设置时间到RD ＃上升沿（写周期）
RD＃下降沿到DB [7：0 ]驱动（读周期）
CS ＃保持时间
AB [15： 0]保持时间
DB [7： 0]保持从RD＃时间上升沿（写周期）
DB [ 7：0]从RD＃保持时间的上升沿（读周期）
RD＃下降沿到有效数据
RD ＃周期时间
RD ＃脉冲活动时间
RD ＃脉冲无效时间
AS ＃建立时间
AS ＃保持时间
参数
3.3伏
民
5
5
注2
3
7
7
5
2
最大
5.0伏
民
5
5
注2
3
7
7
5
2
最大
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Ts
ns
ns
ns
55
注3
55
注3
注4
5
注5
0
0
注4
5
注5
0
0
1. TS
=系统时钟周期
2. t3min = 2 TS + 5
3. t9max = 4T的+ 18 （为3.3V ）
= 4T的+ 20 （为5.0V ）
4. t13min = 6TS （为一个读周期后读或写周期）
= 7Ts + 2 （为一个写周期后跟随一个写周期）
= 10TS + 2 （为一个写周期之后的读周期）
6. t15min = 1TS （为一个读周期后读或写周期）
= 2TS + 2 （为一个写周期后跟随一个写周期）
= 5TS + 2 （为一个写周期之后的读周期）
硬件功能规范
发行日期： 2004年1月6日
修订版1.0
S1D13700
X42A-A-001-00
