爱普生研究与发展
温哥华设计中心
第19页
5.2引脚说明
KEY：
引脚类型
I
O
IO
P
RESET ＃国
Z
L
H
0
1
=
=
=
=
输入
产量
双向（输入/输出）
电源引脚
=
=
=
=
=
高阻抗（Hi -Z ）
低电平输出
高电平输出
下拉的输入控制
拉的输入控制
表5-1 ：小区描述
项
SI
CI
CID1
CB2
OB2T
LIN
LOT
T1
HTB2T
CMOS电平施密特输入
CMOS输入
CMOS输入，带内部上拉下拉电阻（ 60kΩ@5.0V典型值）
CMOS IO缓冲区（ 6mA/-6mA@3.3V ， 8mA/-8mA@5.0V ）
输出缓冲器（ 6mA/-6mA@3.3V ）与测试
TTL输入透明
TTL输出透明
测试模式与下拉电阻控制输入（ 50 kΩ@3.3V典型值）
三态输出缓冲器（ 6mA/-6mA@3.3V ）
描述
5.2.1主机接口
许多主机接口引脚有根据的选择不同的功能
主机总线接口（见CNF [4 ： 2 ]配置表5-6引脚： Config-的“摘要
uration第24页上的选项“ ） 。对于主机接口引脚的总结，见表5-7 ： “主机
第25页上的接口引脚映射“ 。
表5-2主机接口引脚说明
引脚名称
TYPE
针＃
62-64,
2-6,
8-11,
13-15
CELL
动力
RESET＃
状态
系统的地址引脚15-1 。
CI
HIOVDD
Z
直接寻址模式，这些引脚用于
系统地址位15-1 。
间接寻址模式，必须将这些引脚连接
到地（VSS） 。
描述
A[15:1]
I
硬件功能规范
发行日期： 2004年1月6日
修订版1.0
S1D13700
X42A-A-001-00
