集成
电路
系统公司
ICS9FG108
超前信息
差分P4可编程FTG
TM
CPU ， PCI - Express的& SATA时钟
推荐应用：
引脚配置
频率时序发生器差分CPU ， PCI- Express的
XIN / CLKIN 1
& SATA时钟
产品特点：
产生从14.318 MHz或25共同频率
兆赫
晶体或参考输入
8 - 0.7V电流模式差分输出对
支持Serial -ATA频率为100 MHz
两种扩频模式： 0至-0.5 downspread和
+/- 0.25 ％ centerspread
未使用的输入可以以任意的从动或Hi -Z被禁用
状态电源管理。
关键的特定连接的阳离子：
输出周期至周期抖动< 85 PS
输出至输出歪曲< 85 PS
在输出时钟+/- 300 ppm的频率精度
X2
VDD
GND
REFOUT
FS2
OE_7**
DIF_7
DIF_7#
VDD
DIF_6
DIF_6#
OE_6*
VDD
GND
OE_5*
DIF_5
DIF_5#
VDD
DIF_4
DIF_4#
OE_4**
SDATA
SCLK
频率选择表
SEL14M_25M#
FS2 FS1 FS0输出（兆赫）
(FS3)
0
0
0
0
100.00
0
0
0
1
125.00
0
0
1
0
133.33
0
0
1
1
166.67
0
1
0
0
200.00
0
1
0
1
266.66
0
1
1
0
333.33
0
1
1
1
400.00
1
0
0
0
100.00
1
0
0
1
125.00
1
0
1
0
133.33
1
0
1
1
166.67
1
1
0
0
200.00
1
1
0
1
266.66
1
1
1
0
333.33
1
1
1
1
400.00
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
VDDA
GNDA
IREF
FS0
FS1
OE_0**
DIF_0
DIF_0#
VDD
DIF_1
DIF_1#
OE_1*
VDD
GND
OE_2*
DIF_2
DIF_2#
VDD
DIF_3
DIF_3#
OE_3**
SEL14M_25M#
传播
DIF_STOP ＃
注意：
引脚名称后面'**'有120千欧的下拉电阻
引脚名后跟一个“*”有120千欧的上拉电阻
48引脚SSOP & TSSOP
0823—04/02/04
超前信息
文档包含在产品中形成或设计阶段的开发信息。特征数据和其他规格的设计目标。
第三方的品牌和名称均为其各自所有者的财产
ICS9FG108
