74VHCT138A 3至8解码器/多路解复用器
1997年6月
修订后的1999年4月
74VHCT138A
3至8解码器/多路解复用器
概述
该VHCT138A是一种先进的高速CMOS 3至8
解码器制造与硅栅CMOS技术。
它实现了类似于等效的高速操作
双极肖特基TTL ，同时保持CMOS低
功耗。
当设备被激活， 3二进制选择输入（A
0
, A
1
AND A
2
）确定输出的哪一个（O
0
–O
7
）会
低。当使能输入E
3
保持低或任ê
1
或E
2
被拉高，解码功能被禁止，所有输出
变为高电平。 ê
3
, E
1
与ê
2
提供投入，缓解磁带式
杜松连接并用作一个地址解码器，用于
内存系统。保护电路确保在0V至7V
可以应用到输入引脚没有考虑到支持
层的电压和输出引脚与V
CC
=
0V 。这些税务局局长
cuits防止设备损坏，由于供应不匹配
和输入/输出电压。此装置可用于以交换
面对3V至5V的系统和两个电源系统，如
备用电池。
特点
s
高速：吨
PD
=
7.6纳秒（典型值），在V
CC
=
5V
s
低功耗：我
CC
=
4
A
（ MAX 。 ）在T
A
=
25°C
s
提供所有输入掉电保护和
输出
s
引脚和功能与74HCT138兼容
订购代码：
订单号
74VHCT138AM
74VHCT138ASJ
74VHCT138AMTC
74VHCT138AN
包装数
M16A
M16D
MTC16
N16E
包装说明
16引脚小外形集成电路（ SOIC ） ， JEDEC MS- 012 ， 0.150窄
16引脚小外形封装（ SOP ） ， EIAJ TYPE II ， 5.3毫米宽
16引脚超薄紧缩小型封装（ TSSOP ） ， JEDEC MO- 153 ， 4.4毫米宽
16引脚塑料双列直插式封装（ PDIP ） ， JEDEC MS- 001 ，宽0.300
表面贴装封装也可在磁带和卷轴。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
IEEE / IEC
接线图
引脚说明
引脚名称
A
0
–A
2
E
1
–E
2
E
3
O
0
–O
7
描述
地址输入
使能输入
使能输入
输出
1999仙童半导体公司
DS500014.prf
www.fairchildsemi.com
