位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第920页 > M5M5V32R16J-15 > M5M5V32R16J-15 PDF资料 > M5M5V32R16J-15 PDF资料1第1页
三菱的LSI
1997.01.22
初步
注意：这不是最终规格。
有些参数的限制有可能发生变化。
M5M5V32R16J,TP-10,-12,-15
524288 - BIT （ 32768 - WORD 16位） CMOS静态RAM
描述
该M5M5V32R16是一个家庭的32768字×16位
静态RAM ，制造的高性能CMOS
处理而设计的高速应用。这些
器件在3.3V单电源供电，并直接
TTL兼容。
它们包括降低功能的电源也是如此。在写
和读周期中，下部和上部的字节是能够
要得以控制的togethe要么单独或通过/ LB
和/ UB 。
引脚配置（顶视图）
N.C
A3
地址
输入
芯片
SELECT
输入
数据
输入/
输出
1
2
3
4
5
6
44
43
42
41
40
39
A4
A5
地址
输入
A2
A1
A0
/S
DQ
1
DQ
2
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
38
35
36
35
34
33
32
31
30
29
28
27
26
25
24
23
特点
快速访问时间
M5M5V32R16J,TP-10
10ns(max)
M5M5V32R16J,TP-12
12ns(max)
M5M5V32R16J,TP-15
15ns(max)
低功耗主动
297mW(typ)
支持
0.33mW(typ)
+ 3.3V单电源供电
全静态操作：无时钟，无刷新
通用数据的I / O
通过/ S易扩展内存
三态输出：或领带的能力
OE防止数据争用的I / O总线
直接TTL兼容：所有输入和输出
由/ LB和/ UB上下字节独立的控制
DQ
3
DQ
4
（ 3.3V ）的Vcc
（0V） GND
DQ
5
数据
DQ
6
输入/
输出
DQ
7
DQ
8
写
控制
/W
输入
A14
A13
地址
输入
A6
产量
/ OE
启用
字节
/ UB
控制
/磅
输入
DQ
16
DQ
15数据
输入/
DQ
14将
DQ
13
GND （0V）
VCC （ 3.3V ）
DQ
12
DQ
11个数据
输入/
DQ
10路输出
DQ
9
NC
A7
A8
地址
A9
A10
NC
输入
M5M5V32R16J,TP
A12
A11
NC
概要
44P0K(J)
44P3W-H(TP)
应用
高速存储系统
包
M5M5V32R16J ： 44PIN 400mil SOJ
M5M5V32R16VP ： 44PIN 400mil TSOP （ II ）
功能
该M5M5V32R16的操作模式是
通过设备控制的组合来确定
输入/ S ， / W ， / OE ， / LB和/ UB 。每个模式
总结在表的功能。
写周期执行每当低水平/ W
低级别/ LB和/或低级别/ UB和低重叠
水平/ S 。该地址必须设置写周期之前
并且必须在整个周期内是稳定的。
该数据被锁存到上的traling边缘的小区
/ W ， / LB ， / UB或/ S，以先到为准，要求
建立和保持时间上相对于这些边缘是
维护。输出使能输入/ OE直接
控制所述输出级。设置/ OE在高
级，输出级处于高阻抗状态，并
在写周期中的数据总线争用的问题是
消除了。
读周期由在较高的水平设置W excuted
和/ OE在较低水平，同时/ LB和/或/ UB和/ S分别
在活跃状态。 （ / LB和/或/ UB = L ， / S = L）的
当设置/ LB在高电平和其他的管脚都
激活状态，上层字节是一个可选择的方式
在读取和写入都能够和
低字节是在非选择的模式。而当
设定/ UB在高电平和其它引脚处于
激活状态时，较低的字节是在一个可选择的模式
其读取和写入都能够和
上层字节处于非选择的模式。
当设置/ LB和/ UB在高电平或/ S的高
电平，该芯片是在非选择的模式，其中
读取和写入都被禁止。在这种模式下，
输出级处于高阻抗状态，
允许或领带与其他芯片和内存
扩张/ LB ， / UB和/ S 。
信号 - / S控制的省电特性。当/ S
变高，功率dissapation极度降低。
从/ S的访问时间等同于地址
访问时间。
三菱
电
1
