OneNAND512(KFG1216x2A-xxB5)
FL灰内存
3.12
双重运作逻辑
该设备具有独立的双数据缓冲器芯片（除了在引导装载期间），使高
性能读取和编程操作。
3.12.1读的能力，负载运行
这种操作的加快设备通过使数据的读取性能可以从一个DataRAM缓冲器读出由主机
而另一DataRAM缓冲器被装入从NAND快闪存储器阵列的存储器中的数据。
1 ）数据加载
网页A
3 ）数据加载
第B
数据
Buffer0
数据
Buffer1
2 ）数据读取
2 ）数据加载
3 ）数据读取
二元数据缓冲器结构提供了在一个执行从DataRAM缓冲器中的一个的数据读操作的能力
从闪光同步数据负荷运转的其他缓冲器。同时加载和读取操作同样的数据缓冲区
禁止的。见第3.6和3.7的装入和读取操作的更多信息。
如果主机设置FBA ， FSA ，或FPA同时加载到指定的页面时，它会失败的内部负荷运转。地址寄存器不应该
被更新，直到内部操作完成。
3.12.2写在编程操作
该操作通过使数据被写入由主机到一个DataRAM加速器件的编程性能
缓冲而NADN闪存阵列存储器正被编程与来自其他DataRAM缓冲数据。
网页A
2）程序
1 ）数据写入
数据
Buffer0
数据
Buffer1
3 ）数据写入
第B
3）程序
2 ）数据写入
二元数据缓冲器架构中simulta-提供了执行数据写入操作，以1 DataRAM缓冲器的能力
neous数据的程序操作，以从另一个缓冲器闪光。同时计划和写操作同样的数据缓冲区亲
禁止的。对程序操作的更多信息，请参见3.8节。
如果主机设置FBA ， FSA ，或FPA而编程到指定的页面时，它会失败的内部程序操作。地址寄存器
不应该被更新，直到内部操作完成。
83
