位置：首页 > IC型号导航 > 首字符S型号页 > 首字符S的型号第1086页 > SY100E111AJCTR > SY100E111AJCTR PDF资料 > SY100E111AJCTR PDF资料1第1页
5V / 3.3V 1 ： 9差分
时钟驱动器（W / O ENABLE ）
发条
SY10E111A/L
SY100E111A/L
特点
s
5V和3.3V电源选项
s
200ps的一部分，对部分歪斜
s
50PS的输出至输出扭曲
s
差异化设计
s
V
BB
产量
s
电压和温度补偿输出
s
75K
输入下拉电阻
s
与摩托罗拉MC100LVE111完全兼容
s
可提供28引脚PLCC封装
描述
该SY10 / 100E111A / L的低偏移1至9差
驱动器，设计用于记时钟分配。该SY10 /
100E111A / L的功能和性能类似于
流行SY10 / 100E111 ，具有较低的改进
抖动和低电压操作的附加特征。它
接受一个信号输入端，它可以是差分或
单端，如果V
BB
输出被使用。该信号被扇
出到9相同的差分输出。
该E111A / L是专门设计，建模和
生产的低偏移为主要目标。优化设计
和布局成为内门门倾斜，尽量减少
设备，和经验模型被用于确定过程
控制限额，以确保一致吨
pd
从发行
很多很多。最终的结果是可靠的，有保证的低
歪斜的设备。
以确保紧密歪斜规格被满足它
必要的是，差分输出的两侧都
端接至50Ω ，即使正在使用仅一面。在
大多数应用中，所有9个差分对将被使用，并
因此终止。在该情况下，较少的那个9
对被使用，它是必要的，以终止至少
在相同的封装侧的一对（S ）为输出对
用于在该侧，以便保持最小歪斜。
如果不这样做会导致小降级
传播延迟的输出（ 10-20ps的顺序） （多个）
正在使用哪个，而不是灾难性的，以最
设计中，将意味着歪斜裕度的损失。
该E111A / L时，与大多数其它ECL器件，可以是
从正V操作
CC
供应PECL模式。这
允许用于高性能时钟的E111A / L的
分布在+ 5V / + 3.3V的系统。设计人员可以利用
优势E111A / L的表现来分配低
通过背板或电路板时钟歪斜。在一个PECL
环境，串联或戴维南线路终端是
典型地使用，因为它们不需要额外的电源。
对于包含GTL ，并行端接报价系统
通过采用1.2V电源的优势，功耗最低
终止电压。
框图
Q
0
Q
0
Q
1
Q
1
Q
2
Q
2
Q
3
Q
3
IN
IN
Q
4
Q
4
Q
5
Q
5
Q
6
Q
6
Q
7
Q
7
Q
8
V
BB
Q
8
冯：F
修订： / 0
1998年10月
1
修订日期：
