3.0
设备概述
640字节的EEPROM数据存储器用于非
数据，例如配置设置的非易失性存储烯
由终端用户羊羔。 CPU读取或写入此内存
通过使用普通的字节宽度或字宽存储器访问
命令。在CPU执行后写入此内存，
芯片上的硬件完成EEPROM编程
在后台进行。的寄存器状态位表示的状态
EEPROM的编程操作。
有用于存储一个工厂编程的引导存储器
在系统编程（ ISP）的代码。 （此代码可以让亲
通过USART的一个程序存储器的编程IN-
terfaces在最终的应用程序）。
对于Flash程序存储器，内部gener-设备
阿泰所需的电压进行编程。无需额外的
电源是必需的。
的CompactRISC 16位微控制器家族的COM是
完整的微型计算机的所有系统定时，中断逻辑，
程序存储器，数据存储器和I / O端口，包括导通
芯片，使得它非常适合于广泛的嵌入式CON-的
控制器应用程序。
3.1
CR16B CPU CORE
该设备采用了CR16B CPU核心模块。这是
在其他CompactRISC家庭成员使用相同的内核。
从im- CPU核心结果的高性能
流水线结构，具有的plementation两个字节， per-
周期流水线系统总线。作为一个结果，CPU可以支持
在每个时钟周期一条指令的峰值执行率。
与传统的RISC处理器相比，该装置
不同于在以下方面：
CPU核心采用片上，而不是外部存储器。
这消除了对大而复杂的总线接口
面单元。
大多数指令都是16位的，所以所有的基本指令
只有两个字节长。 （附加字节有时重
需要准备立即值，所以指令可以是两个或
4个字节长）。
不结盟字访问是允许的。可以在每个指令
操作的8位或16位。
该装置被设计成与一个时钟速率，在操作
10至25 MHz范围内，而不是100 MHz或更高。最
嵌入式系统面临电磁干扰和噪声约束
限制时钟速度，以这些较低的范围。需要较低的时钟
速装置更简单，成本更低的硅implementa-
化。
指令流水线使用三个阶段。较小的用户喉─
线省去了昂贵的分支预测
机制和旁路寄存器，同时保持AD-
性能等同于典型的嵌入式控制器AP-
并发症。
3.3
输入/输出端口
每个器件有48个软件可配置的I / O引脚，奥尔加
认列之为六个所谓的B口， C口，端口F ， G口8针接口，
口L和港口一，每个引脚可配置为作为
通用输入或通用输出。此外
化，多个I / O引脚可被配置成作为一个desig-
经过NAT输入或输出的片上外围模块等
作为USART ，定时器， A / D转换器，或MICROWIRE / SPI IN-
terface 。
在I / O引脚的特点是完全可编程的。每个引脚
可以被配置为作为一个三态输出，推挽
推挽输出，弱上拉输入，或高阻抗输入。在 -
放引脚都可以通过软件配置为使用施密特触发器
对于抗噪声能力。
每个44引脚器件具有的引脚可用一个子集
80引脚器件。这导致某些功能的损失
是在较大的包装设备中可用：
一对两个USART或两个多功能之一
计时器（取决于封装选择）
在剩下的USART的同步模式（多个）
为MICROWIRE / SPI接口从模式操作
独立的外部VREF为A / D转换器
比较
四八个多输入唤醒引脚
NMI中断输入引脚
3.2
内存
该CompactRISC架构支持匀速直线AD-
2兆装扮空间。的设备实现
这种架构只使用最低的64字节地址
空间。四种类型的片上内存占用特定的接口
这个地址空间内丘壑： 48 KB闪存程序
内存， 1.5 KB的ISP内存， 2 KB的静态RAM ，
和640字节的EEPROM数据存储器。
48 KB闪存程序存储器是用来存储
应用程序。它具有安全保护功能，以防止可卸载
tentional编程并防止未经授权的访问
该程序代码。该存储器可以被编程EI-
疗法与插入EPROM编程设备
单元（外部编程）或者与安装在该装置
应用系统（在系统编程） 。
2个字节的静态RAM用于临时存储
数据和用于该程序的堆栈和中断堆栈。阅读和
写操作可以是字节宽度或字宽，视
上由CPU所执行的指令。每个存储AC-
塞斯需要一个时钟周期;没有等待周期或持有周期
是必需的。
3.4
总线接口单元
总线接口单元（ BIU ）控制之间的接口
的片上模块的内部核心总线。它决定
配置的参数总线访问（如num-
等待状态的内存访问）和问题了合的误码率
每个priate总线信号请求的访问。
该BIU使用一组控制寄存器，以确定如何
AC-当许多等待状态和保持状态是使用
cessing EEPROM存储器。当启动该设备时，
这些寄存器必须用适当的值进行编程
以便允许的最低限度数目状态被使用。这
与时钟频率和导通的型号而变化
被访问芯片器件。
5
www.national.com
