图11 。
PLL的核心原理框图
14 - 位
LATCH的R - DIV 。
开关
18位
32位
HCDEL 1 HCDEL 2
SHIFT 2位
FREF
的R - 分频器
DELAYTIME高
CUR 。 CP
B145
AM / FM
AM - LOOP
滤波器
相
探测器
收费
泵
AM / FM
滤波器
FM - LOOP
滤波器
N / N+1
分频器
前置放大器
B62,63
B61
VCO
SHIFT 2位
开关N + 1 ，N
MUX N1 N2
2位（ LSB ）
B5
LATCH N - 1 DIV
LATCH N - DIV 2
ACCU 2 - 位
B60, B144
18 - 位
18 - 位
PLL内核框图
描述
两个N分频器分别存储在两个18位存储器寄存器（锁存器的N- DIV ）和
R分频器采用14位内存寄存器（ LATCH R- DIV ） 。其中的两个N分频器
（ N1或N2 ）可通过将第5位作为活性N分频器（与18位多路转换器被激活
MUX ） 。
的（分频器） 2比特移位模式可以用位32 = 0 N和R分频器被激活
移位2位向右在此变速模式。由于两个最低R分频器位
（位124和125位）是0他们没有进行评估。在相反的R分频器
最低的两个N分频位（ 102位和103位或80位和81位，取决于该
积极N分频器）是特殊的ACCU块评估，如果分数模式被激活
（位144 = 0）。两个最低N-和R分频器位也被称为移位位。
该开关的N + 1 ， N挡是通过N或N + 1操纵师在N分频器，如果
分数和2比特移位模式是活动的。世界上只有一个部门用N ，如果分数
模式被关闭在2位的移位模式。
18位N分频器和14位R分频器的输出信号将在被比较
PHASEDETECTOR哪一个激活充电的漏极和源极电流
泵（ CP ） 。
24
T4260
4528G–AUDR–12/03
