初步
MT9V012 - 1 /6-英寸VGA CMOS数字图像传感器
电气规格
传播延迟FRAME_VALID和LINE_VALID
该LINE_VALID和FRAME_VALID信号在主的上升沿改变
输入时钟，如图26所示。
图26 ：传播延迟FRAME_VALID和LINE_VALID
TPLH
F，L
的TPH1
F，L
CLKIN
CLKIN
FRAME_VALID
LINE_VALID
FRAME_VALID
LINE_VALID
传播延迟PIXCLK和D
OUT
对D
OUT
信号的主输入时钟的上升沿改变，如图
图27. LINE_VALID断言同时作为第一有效像素数据，在开始
一条线路，并保持有效，直到该行的最后有效像素数据的端部（见
图8第11页） 。
定时和PIXCLK的行为取决于Reg0x0A设置。
图27 ：传输延时PIXCLK和D
OUT
信号的
tR
tF
CLKIN
TPLH
P
的TPH1
P
PIXCLK
的TPH1
D
,
TPLH
D
TOH
D
OUT
(9:0)
D
OUT
(9:0)
D
OUT
(9:0)
D
OUT
(9:0)
D
OUT
(9:0)
PDF ： 814eb99f /来源： 8175e929
MT9V012_2.fm - 版本B 02/05 EN
49
美光科技公司保留更改产品或规格，恕不另行通知。
2004美光科技公司保留所有权利。
