初步
MT9V012 - 1 /6-英寸VGA CMOS数字图像传感器
功能说明
该垫通常用作输出，但作为制造过程中的一个输入
测试模式（例如，D-
OUT
(9:0)
标准设计的做法决定了信号输入不应该被允许自由浮动的
很长一段时间。这导致两方面的设计应用应该是
综述：
1.当使用输出使能控制（第41页上的“输出使能控制” ） ，确保
这是进入高阻抗状态的所有MT9V012双向垫被置为
有效的逻辑电平。
2.当工作在连续模式下， MT9V012确保未使用的双向垫
被正确端接。
有些MT9V012垫采用内部上拉或下拉电阻，使
当悬空（见表11 ），他们将获得有效的逻辑电平。这些片
电阻器被设计为仅拉出一个未连接的焊盘，以有效的逻辑电平，并应
不可被依赖以提供一个上拉或下拉至任何外部节点。
表11 ：内部上拉/下拉
信号
MODE1
MODE0
D
OUT
(9:0)
LINE_VALID
FL灰
PIXCLK
行为
片内上拉下拉电阻使能永久。
片内上拉电阻使能永久。
片上时，所述传感器被配置成下拉电阻器被启用
操作以串行模式。
片上时，所述传感器被配置成下拉电阻器被启用
操作以串行模式。
片内上拉下拉电阻使能永久。
片内上拉下拉电阻使能永久。
暗行/列显示
从503光学黑色行通过500和694的光学黑列
通过692顷未使用的，并且通常不会在所显示的图像中可见。它们可以是
通过调整窗口的开始和/或窗口大小稳压包括在所显示的图像
存器（ “窗口控制”第32页） 。
从7到0的光学黑行是用来提供黑电平校准数据
（ “黑电平校正”第40页）而不是在正常显示可见
图像。设置Reg0x22 [7] = 1使得在所显示的图像，这些行可见。这是
通过较常年同期断言FRAME_VALID ，并保持断言实现
时间越长，从而使下面的行中显示：
在像素阵列的起始的光学黑色行（由Reg0x22控制[2： 0]）的
两排的可见行前
可见行（通过Reg0x01 ， Reg0x03和Reg0x20控制）
两排的可见行后
设置的效果Reg0x22 [7] = 1是该图像是更大的（具有更多的行）相比是
通过Reg0x03编程。
从23到0光学黑色列用于提供数据以行方向的噪声
取消（ “逐行噪音消除”第41页） ，而通常不可见
在所显示的图像。有两种方法使它们在显示的可见
图片：
1.设置Reg0x22 [8] = 0（禁用暗列的读出用） ;设置Reg0x30 [10 ] = 0（向
禁用逐行校正） ;然后调整Reg0x02
PDF ： 814eb99f /来源： 8175e929
MT9V012_2.fm - 版本B 02/05 EN
43
美光科技公司保留更改产品或规格，恕不另行通知。
2004美光科技公司保留所有权利。
