位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第615页 > A67P06181E-8.5 > A67P06181E-8.5 PDF资料 > A67P06181E-8.5 PDF资料1第6页
A67P06181 / A67P93361系列
引脚说明
PIN号
LQFP （ X18 ）
37
36
35,34,33,32,
100,99,82,81
44,45,46,47,
48,49,50,83
84
80
93 (
BW1
)
94 (
BW2
)
符号
LQFP （ X36 ）
37
36
35,34,33,32,
100,99,82,81
45,46,47,48,
49,50,83,84
44
93 (
BW1
)
94 (
BW2
)
95 (
BW3
)
96 (
BW4
)
A0
A1
A2 – A9
A11-A18
A19
A10
BW1
BW2
BW3
BW4
描述
同步地址输入：这些输入已注册
且必须满足的建立和保持周围的上升时间
CLK的边缘。销83和84被保留为地址位
分别为高密度9MB和18MB SRAM的DBA 。
A0和A1是两个以免显著位（ LSB ）的
地址字段，并设置内部突发计数器，如果是爆
所需。
同步字节写使能：这些低电平输入
允许写入单个字节时，写周期
周围的活性，并且必须满足建立和保持时间
上升CLK的边缘。字节写操作必须在声明
周期相同的地址，
BWS
与关联
地址和适用于后续的数据。
BW1
控制I /办公自动化
销;
BW2
控制I / OB引脚;
BW3
控制I / OC引脚;
BW4
控制I / OD引脚。
时钟：这个信号寄存器的地址，数据，芯片启用，
字节写使能，并在其上升沿脉冲串控制输入。
所有同步输入必须满足建立和保持时间
全天候的上升沿。
同步芯片使能：此低电平输入用于
启用该设备。这个输入被采样，只有当一个新的
外部地址被加载（ ADV /
LD
低） 。
同步芯片使能：此低电平输入用于
启用设备并进行采样，只有当新的外部
地址被加载（ ADV /
LD
LOW ） 。此输入可用于
内存深度拓展。
同步芯片使能：此高电平输入用于
启用设备并进行采样，只有当新的外部
地址被加载（ ADV /
LD
LOW ） 。此输入可用于
内存深度拓展。
89
89
CLK
98
98
CE
92
92
CE2
97
97
CE2
86
86
OE
输出使能：此低电平有效的异步输入使能
数据I / O的输出驱动器。
同步地址前进/负载：当HIGH ，这
输入用于推进的内部突发计数器，
控制外部地址后，突发的访问被加载。
当HIGH ，R /
W
被忽略。的低电平引脚允许
新地址在CLK的上升沿被装入。
同步时钟使能：此低电平输入许可证
CLK到整个器件中传播。高电平时，
设备会忽略CLK输入有效的内部
扩展了以前的CLK周期。该输入必须满足安装
和保持时间周围CLK的上升沿。
85
85
ADV /
LD
87
87
CEN
初步
（ 2004年9月，版本0.0 ）
6
AMIC技术股份有限公司
