位置：首页 > IC型号导航 > 首字符K型号页 > 首字符K的型号第29页 > KM416L8031BT-G(F)Y > KM416L8031BT-G(F)Y PDF资料 > KM416L8031BT-G(F)Y PDF资料1第25页
128MB DDR SDRAM
3.3.7写一个读& DM中断
目标
突发写入可以通过任何银行的读命令被中断。在DQ的必须是高阻抗
该断路前的状态中的至少一个时钟周期读取的数据出现在输出端，以避免数据冲突。
当所读取的指令被登记时，从猝发写周期中的任何残余的数据必须由糖尿病所掩盖。
从最后的数据的延迟读取命令（ tCDLR ）是必需的，以避免内部的数据争用的DRAM 。
所读出的命令之前被呈现在DQ管脚数据开始实际上将被写入到
内存。阅读不能在那写命令的下一个时钟边沿发出命令中断写。
<突发长度= 8 ， CAS延时= 2 >
0
CK
CK
命令
的DQ
CAS延时= 2
DQ
′s
t
DQSSmin
t
WPRES
嚣0
DIN 1
DIN 2
DIN 3
DIN 4
DIN 5
DIN 6
DIN 7
DOUT 0 Dout的1 Dout的2做
1
2
3
4
5
6
7
8
NOP
写
NOP
NOP
NOP
读
NOP
NOP
NOP
t
DQSSmax
t
CDLR
t
CDLR
的DQ
CAS延时= 2
DQ
′s
DM
t
WPRES
嚣0
DIN 1
DIN 2
DIN 3
DIN 4
DIN 5
DIN 6
DIN 7
DOUT 0 Dout的1 Dout的2做
图15.写一个读和DM定时中断
下面的函数确定了如何读出指令可以中断一个写脉冲串和它的输入数据是
不写入存储器。
1.对于读命令中断写一阵，最低写入读命令延迟2个时钟
周期。其中，写入读取延迟时间为1个时钟周期是不允许的情况下
2.读取命令中断写破灭， DM引脚必须用于屏蔽输入数据字
whcich立即先于中断读操作和输入数据字在紧接
遵循打断读操作
3.对于阅读的所有中断的情况下写， DQ和DQS总线必须由驱动芯片发布
（即内存控制器）的时间，使公交车掉头前的DDR SDRAM驱使他们
在读出操作。
4.如果输入的写数据时，读出命令被屏蔽， DQS输入由DDR SDRAM忽略
- 25 63 -
REV 。 0.61月9 '99
