THS1030
2.7 V - 5.5 V ， 10位， 30 MSPS
CMOS模拟到数字转换器
SLAS243A - 1999年11月 - 修订2000年1月
操作原理
单端输入（续）
2V
1V
REFTS
1.5 V
REFBS
AVDD
模式
REFTF
ADC
REF
VREF
+
_
– +
1V
REFSENSE
0.1
F
REFBF
0.1
F
0.1
F
10
F
SHA
艾因
THS1030
A / D
图18.共模输入V
REF
/ 2 2 -V内部参考
差分输入
在这种模式下，第一差分输入被施加到AIN引脚和所述第二差分输入被施加到
常见的地步REFTS和REFBS连接在一起。输入的共模应设置为
AV
DD
/ 2，如图19中所示的差分输入信号的最大幅值应等于V
REF
.
VREF
THS1030
艾因
AVDD/2
REFTS
SHA
A / D
REFBS
AVDD
模式
REFTF
VREF
VREF为内部或外部
ADC
REF
0.1
F
REFBF
0.1
F
0.1
F
10
F
图19.差分输入
18
邮政信箱655303
达拉斯，德克萨斯州75265
