位置：首页 > IC型号导航 > 首字符T型号页 > 首字符T的型号第403页 > TTSI1K16T3TL > TTSI1K16T3TL PDF资料 > TTSI1K16T3TL PDF资料1第10页
TTSI1K16T
1024通道，16 -公路时，时隙交换器
初步数据表
1999年2月
销信息
（续）
表4. TTSI1K16T引脚说明
符号
RESET
类型*
I
描述
复位（低电平有效） 。
在这个引脚上的低电平复位TTSI1K16T 。它是异步的，以
任何其他时钟或输入信号。当RESET为低所有触发器将被清除。所有
计数器，状态机，和配置寄存器将被设置为默认状态
以下复位。
测试（低电平有效） 。
当低，试验导致的输出和所述双向管脚
TTSI1K16T设备是处于高阻抗状态。该引脚具有内部上拉
电阻器。
微处理器模式。
当MM = 0时， TTSI1K16T使用异步型
握手（等于朗讯双重的T1 / E1终止子设备的模式1） 。当
MM = 1， TTSI1K16T采用一种同步型握手需要主机
处理器时钟（ PCLK ）输入。这两种模式下使用解复用的地址和数据
总线。
同步模式
(MM = 1)
I
I
主处理器时钟。
从有效
0兆赫至65兆赫。
地址有效（低电平有效） 。
有效
1个PCLK周期。表示的起始
处理器访问。
片选（低电平有效） 。
该引脚
置为低电平，使任何转让
通过微处理器接口。
CS应该是所有的地址解码
和循环型信号定义的MEM
在TTSI1K16T的ORY地图上的位置。
异步模式
(MM = 0)
未使用。
必须是绑高或低。
地址有效（低电平有效） 。
指示
一个有效地址为一个处理器访问。
必须保持为低电平的持续时间
访问。
片选（低电平有效） 。
该引脚
置为低电平，使任何转让
通过微处理器接口。
CS应该是所有的地址解码
和循环型信号定义的MEM
在TTSI1K16T的ORY地图上的位置。在
这种模式下， CS被用来控制
DT的三态，在该周期的结束。
CS厘清的输入时序要求
略去到AS中的时序进行说明
第54页上的特性部分。
数据有效（低电平有效） 。
表示有效
处理器中的数据写入。该
TTSI1K16T将开始驾驶D [ 7-0 ]
当这个信号在亲断言
处理器读取。
数据传输确认（主动 -
低） 。
表示数据已被写入
10处理器中写道。指示
即读出的数据是处理器在有效
读取。一次驱动为有效时，该信号是
保持有效，直到AS ， DS ，或者是CS
删除。
一个外部上拉需要在这
输出。
* I
u
表明内部100 kΩ的上拉电阻，和我
d
表明17.5 kΩ的上拉下拉电阻。
TEST
I
u
MM
I
—
PCLK
AS
CS
I
DS
I
不使用。
必须绑高。
DT
O
数据传输确认（主动 -
低） 。
活跃的一个PCLK周期。 Indi-
凯茨该数据已经被写入时
处理器写道。表示读
数据有效期间，处理器读取。
一个外部上拉需要在这
输出。
10
朗讯科技公司
