IDT72T1845 / 55 /65 /八十五分之七十五/一百〇五分之九十五/一百二十五分之一百一十五2.5V TeraSync 18位/ 9位的FIFO

2Kx18 / 4Kx9 ， 4Kx18 /

8Kx9 ， 8Kx18 / 16Kx9 ， 16Kx18 / 32Kx9 ， 32Kx18 / 64Kx9 ， 64Kx18 / 128Kx9 ， 128Kx18 / 256Kx9 ， 256Kx18 / 512Kx9 ， 512Kx18 / 1Mx9

商业和工业

温度范围

串行编程模式

如果串行编程模式已经被选择，如上面所描述的，然后

编程

PAE

和

PAF

值可以通过使用一个组合来实现

的

LD ， SEN ，

SCLK和SI输入引脚。程序设计

PAE

和

PAF

收益

如下：当

LD

和

SEN

被置为低电平，从SI输入的数据被写入一

位每个SCLK上升沿，开始与空偏移LSB和结束

与全偏移MSB 。如果×9 ×9至模式被选择时，总共有24个位用于

IDT72T1845 ， 26位的IDT72T1855 ， 28位为IDT72T1865 ， 30位

为IDT72T1875 ， 32位用于IDT72T1885 ， 34比特用于IDT72T1895 ，

36位用于IDT72T18105 ， 38位用于IDT72T18115和40位的

IDT72T18125 。用于操作的任何其他方式（包括X18总线宽度

不论是从输入或输出） ，减去上述值的2位。所以，总

的22比特用于IDT72T1845 ， 24位用于IDT72T1855 ， 26位用于

IDT72T1865 ， 28位用于IDT72T1875 ， 30位用于IDT72T1885 ， 32位

为IDT72T1895 ， 34位用于IDT72T18105 ， 36比特用于IDT72T18115

和38位的IDT72T18125 。参见图20 ，

串行编程的加载

梅布尔标志寄存器，

用于此模式的时序图。

使用串行方法，各个寄存器不能被编程

选择性。

PAE

和

PAF

只有经过一套完整的能够出示有效身份

位（适用于所有偏移寄存器）已经进入。该寄存器可以是

只要一整套新的偏移比特的输入重新编程。当

LD

低并且

SEN

为高电平时，没有串行写入到寄存器可以发生。

写操作的FIFO被允许之前和期间的串行

编程序列。在这种情况下，所有的偏移比特的编程不

必须发生一次。位的选定数量的可写入在SI输入和

然后，通过使

LD

和

SEN

高电平时，数据可以通过写入到FIFO存储器

D

n

通过切换

文。

当

文

带来的是高配

LD

和

SEN

恢复

到低时，在序列中的下一个偏移位写入经由SI的寄存器。如果一个

串行编程的中断是需要的，它是足够的任一给定

LD

低

和停用

SEN

或设置

SEN

LOW和停用

LD 。

一旦

LD

和

SEN

都恢复到低电平，序列偏移编程继续进行。

从时间序列规划已经开始，无论是可编程标志

有效期至全套位，以填补所有的偏移寄存器需要一直

写的。从SCLK上升沿边缘，可实现上述标准衡量;

PAF

经过三年多WCLK边加吨上涨将是有效的

PAF

,

PAE

将是有效

在未来三年上升RCLK边加吨后

PAE

.

它是唯一可能通过并行输出端口尺寸Qn读取标志偏移值。

并行模式

如果并行编程模式已经被选择，如上面所描述的，然后

编程

PAE

和

PAF

值可以通过使用一个组合来实现

的

LD ，

WCLK ，

文

和D

n

输入引脚。如果FIFO被配置为输入

总线宽度和输出总线宽度都设定为×9 ，则写操作的总数量

编程的偏移寄存器所需的操作是4的IDT72T1845 /

72T1855 / 72T1865 / 72T1875 / 72T1885或6的IDT72T1895 / 72T18105 /

72T18115 / 72T18125 。参阅图3，

可编程标志偏移亲

编程序列，

为数据输入线的详图

0

-dn使用

在并行编程。如果FIFO被配置为输入到输出总线

×9至×18 ， ×18的宽度×9 ×18或×18到，那么下面的号码写入

需要的操作。对于一个输入总线宽度×18的共2写操作

将需要的偏移寄存器进行编程为IDT72T1845 / 72T1855 /

72T1865 / 72T1875 / 72T1885 / 72T1895或4的IDT72T18105 / 72T18115 /

72T18125 。为×9的输入端的总线宽度总共4的写操作将是

编程的IDT72T1845偏移寄存器需要/ 72T1855 / 72T1865 /

72T1875 / 72T1885 。共有6将所需IDT72T1895 / 72T18105 /

72T18115 / 72T18125 。参阅图3，

可编程标志偏移亲

编程序列，

进行了详细的示图。

例如，编程

PAE

和

PAF

配置的IDT72T1895

对于X18总线宽度过程如下：当

LD

和

文

被设置为低，数据

输入端上的DN被写入到空的LSB的偏移寄存器在第一

低到高WCLK的过渡。在完成第二低到高的转变

WCLK的，数据被写入到空偏移寄存器的MSB。在第三

低到高WCLK的过渡，数据被写入完整的LSB偏移

注册。在WCLK的第四低到高的转变，数据被写入

完整的MSB偏移寄存器。 WCLK第五低到高的转变，

数据被写入，再次向空偏移寄存器。请注意，对于×9总线

宽度，一个额外的写周期需要两个空偏移寄存器和

全偏移寄存器。参见图21 ，

并行可编程标志的加载

寄存器，

用于此模式的时序图。

写偏移并行的行为采用了专用的写偏移寄存器

指针。读偏移的行为采用了专用的读取偏移寄存器

指针。这两个指针独立运作;然而，一个读出和写入

不应该同时执行到偏移寄存器。主复位

初始化两个指针为空偏移（ LSB ）寄存器。局部复位有

在这些指针的位置没有影响。

允许写操作之前， FIFO和并行时

编程序列。在这种情况下，所有的编程偏移寄存器不

没有发生一次。一个，两个或多个偏移量寄存器可以被写入

然后通过使

LD

高电平时，写操作可以被重定向到FIFO

内存。当

LD

置为低电平一遍，

文

为低电平，接下来的失调寄存器

顺序被写入。作为替代，以保持

文

LOW和切换

LD ，

并行编程也可以通过设定中断

LD

低，

切换

文。

注意，可编程标志的状态（PAE或者

PAF ）

输出无效

在编程过程。从时间上并行编程有

开始，可编程标志输出将是无效的，直到合适的偏移

字被写入寄存器（多个）关于该标志。从测量

上升WCLK优势，可实现上述标准;

PAF

会后有效

两个WCLK边加吨上涨

PAF

,

PAE

有效期未来两年上涨后

RCLK边加吨

PAE

再加吨

SKEW2

.

读取偏移寄存器的动作采用专用读出偏移

寄存器指针。的偏移量寄存器的内容可被读取上Q

0

-Q

n

当引脚

LD

被置低

任

被设置为低电平。重要的是要注意

连续读出的偏移量寄存器是不允许的。必须在读操作

在偏置寄存器之间被禁止了至少1 RCLK周期

访问。如果FIFO被配置为输入总线宽度和输出总线宽度

均设置为×9 ，则读取操作的读取所需的总数目的偏移

寄存器是4的IDT72T1845 / 72T1855 / 72T1865 / 72T1875 / 72T1885或6

为IDT72T1895 / 72T18105 / 72T18115 / 72T18125 。参阅图3，

可编程标志偏移编程序列，

为详细图

数据输入线的D-

0

在并行编程-dN使用。如果FIFO

配置为输入，以X9输出的总线宽度X18 ， X18为X9和X18到X18 ，

然后将下面的数的读操作是必需的：对于一个输出总线

宽度×18的共2个读操作将被要求阅读偏移寄存器

为IDT72T1845 / 72T1855 / 72T1865 / 72T1875 / 72T1885 / 72T1895或4

在IDT72T18105 / 72T18115 / 72T18125 。为×9共输出总线宽度

4的读操作将被要求阅读的偏移寄存器

IDT72T1845 / 72T1855 / 72T1865 / 72T1875 / 72T1885 。共有6将重新

需要准备的IDT72T1895 / 72T18105 / 72T18115 / 72T18125 。参见图

3,

可编程标志偏移编程序列，

进行了详细的示图。

参见图22 ，

并行读可编程标志寄存器，

用于定时

图此模式。

这是允许的中断偏移寄存器读取序列读取或

写入到FIFO 。中断是通过拉高完成

任， LD ，

21