IDT72T1845 / 55 /65 /八十五分之七十五/一百〇五分之九十五/一百二十五分之一百一十五2.5V TeraSync 18位/ 9位的FIFO

2Kx18 / 4Kx9 ， 4Kx18 /

8Kx9 ， 8Kx18 / 16Kx9 ， 16Kx18 / 32Kx9 ， 32Kx18 / 64Kx9 ， 64Kx18 / 128Kx9 ， 128Kx18 / 256Kx9 ， 256Kx18 / 512Kx9 ， 512Kx18 / 1Mx9

商业和工业

温度范围

该设备可以具有不同的输入和输出的总线宽度为被构造

在表1中示出。

提供大端/小端数据字格式。这个功能是

有用的，当数据被写入到在长字格式（ ×18 ）的FIFO和读

在小词（ ×9 ）格式，在FIFO中。如果选择大端模式，然后

长字写入FIFO的最显著字节（字）将被读出

从FIFO第一的，其次是至少显著字节。如果小尾数格式

被选择，则该长字的最低显著字节写入FIFO

将首先被读出，随后是最显著字节。所需的模式是

在主复位由大端（ BE ）引脚的状态进行配置。

穿插/非穿插奇偶校验（ IP ）位功能允许用户

选择在加载到并行端口的字中的奇偶校验位（四

0

-dn ）时，

编程标志偏移。如果选择穿插平价模式，则

FIFO将假定奇偶校验位位于位位置

8

平行时

标志偏移编程。如果选择非穿插校验方式，

那么d

8

被假定为一个有效位和D

16

和D

17

将被忽略。 IP模式

在主复位由IP输入引脚的状态被选择。此模式是

有关只有当输入宽度设定为×18模式。

如果，在任何时间，在FIFO没有积极地执行一个操作，该芯片将

自动关机。一旦在断电状态下，待机电源

电流消耗最小化。启动任何操作（通过激活控制

输入）将立即停止设备的的掉电状态。

这两个异步输出使能引脚（ OE ）和同步阅读

设置在所述FIFO中的芯片选择引脚（RCS） 。同步读片

选择同步到RCLK 。同时输出使能和读芯片选择

控制FIFO的输出缓冲器，使缓冲器为任一高

阻抗和低阻抗。

提供一个JTAG测试端口，这里的FIFO有功能齐全的边界

扫描功能，符合IEEE 1449.1标准测试访问端口和

边界扫描结构。

该TeraSync FIFO有工作在它的端口的能力（写入和/或

读）在任一LVTTL或HSTL模式下，每个端口选择独立的

等。写端口选择通过WHSTL和读取端口选择做

通过RHSTL 。还提供了一个附加的输入SHSTL ，这使得用户

选择设备（未与相关的其他引脚HSTL操作

写或读端口） 。

该IDT72T1845 / 72T1855 / 72T1865 / 72T1875 / 72T1885 / 72T1895 /

72T18105 / 72T18115 / 72T18125采用IDT的高速子是捏造

微米CMOS技术。

5