位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第3087页 > MU9C8K64-12TDC > MU9C8K64-12TDC PDF资料 > MU9C8K64-12TDC PDF资料1第5页
MU9C二进制路由协处理器（ RCP ）家庭
是低电平。如果/ FI输入为高电平时， / FF输出将
HIGH 。在/ FF线的状态不会改变，直到后
中/ E在写周期的上升沿。
导致MU9C RCP进入复位状态。上电后
被施加到MU9C RCP中，/ RESET线必须
保持低电平的时间等于或大于最小
复位脉冲宽度之前，该装置可以操作
正确。该引脚在内部上拉。
/ FI （全部输入，输入）
在/ FI输入接收来自下一个完整的信息
在垂直方向上的级联更高优先级的MU9C RCP
系统提供系统级的完整信息。当
/ FI输入为低电平时， / FF输出高电平，如果有在
至少一个位置，其有效位为无效;当
所有地点都有其有效性位设置有效，则/ FF
输出变为低电平。当/ FI输入为高电平时， / FF
产量仍将维持高位。从一个设备输出/ FF
被连接到下一个较低优先级的/ FI输入
设备得到系统满指示。的中/ FI销
优先级最高的设备必须连接到低电平。
TCLK （ JTAG测试时钟输入）
该TCLK输入测试时钟输入。该引脚
内部上拉。
TMS （ JTAG测试模式选择，输入）
TMS输入的测试模式选择输入。该引脚
内部上拉。
TDI （ JTAG测试数据输入，输入）
TDI输入的测试数据输入。该引脚在内部
拉。
/ MM （多比赛，开漏输出）
的/ MM线表示有多个匹配
在系统内。当/ MI的输入是HIGH时， / MM
线被拉低，如果有内至少有两场比赛
该MU9C RCP如前面的比较的结果
周期;当有不到两年的比赛中， / MM线
浮高。当/ MI的输入为LOW时，/ MM的线是
低拉高，如果有内部的一个或多个匹配
MU9C RCP与先前的比较周期的结果;
如果没有匹配，则/ MM线悬空为高。
在/ MM线具有漏极开路输出，因此所有/ MM线
在系统内被连接在一起，得到
系统级的多重匹配指示。的状态
/ MM线将不会改变，直到之后的上升沿/ E
在一个比较周期。
TDO （ JTAG测试数据输出，输出）
该TCLK输出是测试数据输出。该引脚
内部上拉。
/ TRST （ JTAG复位输入）
在/ TRST输入复位输入，以及用于重置
测试访问端口电路的复位状态。该引脚
内部上拉。
VDD ， VSS （正电源，接地）
这些引脚是主电源连接到
MU9C RCP 。 VDD必须在3.3伏特举行， ± 0.3
伏相对于VSS端子，这是在0伏，系统
参考电势，该设备的正确操作。
注意：
在TCLK ， TMS ， TDI ，TDO和/ TRST线定义
在IEEE标准测试访问端口和边界扫描
建筑IEEE标准。 1149.1-1990和IEEE标准。
1149.1a-1993.
/ RESET
在/ RESET输入用于将MU9C RCP复位到
已知状态。当/ RESET线被拉低它
功能说明
从中读取数据，并通过写入MU9C RCP
在DQ31-0线。控制总线，这是由
芯片使能（ / E ），两个片选（ / CS1 ， / CS2 ） ，写
使能（ / W ） ，输出使能（ / OE ） ，有效性位控制
（ / VB ） ，地址有效（ / AV ） ，数据段控制系统（DSC ） ，
和地址/控制输入（ AC母线）控制
MU9C RCP 。当/ AV线为低时，交流母线
带有一个地址用于随机接入到存储器
阵列;当它为高电平时， AC总线传送控制
信息。该MU9C RCP控制状态进行
寄存器读/写，内存读/写，数据移动，
相比之下，有效位控制，初始化和
地址寄存器控制。这些功能
第15页总结在控制状态概述。
是
随机访问存储器单元时，会发生/ AV
线是低的;在写周期的有效性
位置由/ VB输入设置。当/ AV线是
高控制国家允许读取和写入访问
寄存器设置包括比较字寄存器，七面膜
寄存器，配置寄存器，状态寄存器，
地址寄存器，一个设备选择寄存器中，并且一个
指令寄存器。配置寄存器设置
该装置的持久性的工作条件：所述第
该装置的地址，选择掩码寄存器的
直接寻址的存储器写入和之间的选择
硬件和软件的控制。
5
启示录
6
