ADuC836
引脚功能说明（续）
引脚号引脚号
52引脚56引脚
MQFP CSP
助记符
P1.4/AIN1
P1.5/AIN2
P1.6/AIN3
P1.7/AIN4/DAC
5
6
7
8
13
14
15
4, 5
6, 7, 8
9
10
15
16
17
AV
DD
AGND
REFIN （ - ）
REFIN （ + ）
SS
MISO
RESET
类型*说明
I
I
I
I / O
S
S
I
I
I
I / O
I
主ADC ，正模拟输入
主ADC ，负模拟输入
辅助ADC输入或多路复用主ADC ，正模拟输入
辅助ADC输入或多路复用主ADC ，负模拟输入。电压
从DAC的输出也可以被配置成出现在这个引脚上。
模拟电源电压3 V或5 V
模拟地。接地参考引脚的模拟电路。
参考输入，负端
参考输入，正端
奴隶的SPI接口选择输入。一个弱上拉出现该引脚上。
主机输入/从机输出的SPI接口。一个弱上拉是存在于该输入引脚。
复位输入。高水平的该引脚上的16个内核时钟周期，而振荡器
运行重置设备。有一个内部弱上拉下来，施密特触发器
输入级，该引脚上。
P3.0 - P3.7是双向端口引脚的内部上拉电阻。端口3引脚
曾写信给他们1秒被拉高由内部上拉电阻，并在这
状态可以被用作输入。作为输入使用时， P3口被拉到外部低意愿
由于内部上拉电阻的电流源。当驱动一个0到1的输出
转型，强大的上拉是活动的，指令的两个核心时钟周期
周期。 P3口也有各种各样的辅助功能，包括：
接收数据的UART串行端口
发送数据的UART串行端口
外部中断0 ，该引脚也可以用作栅极控制输入到定时器0 。
外部中断1 ，该引脚也可以用作栅极的控制输入到定时器1 。
定时器/计数器0外部输入。如果PWM使能，外部时钟可以是
输入此引脚。
定时器/计数器1外部输入
外部数据存储器写选通。从锁存端口0的数据字节到
外部数据存储器。
外部数据存储器读选通。从外部数据存储器使数据
到端口0 。
数字供电， 3 V或5 V
数字地。接地参考点，为数字电路。
对于无论是I串行接口的时钟
2
C或SPI接口。作为输入，该引脚是一个
施密特触发输入，以及一个内部弱上拉了存在于该引脚，除非它是
输出逻辑低电平。该引脚也可以直接控制软件作为数字
输出引脚。
串行数据I / O的我
2
C接口或主机输出/从机输入的
SPI接口。弱内部上拉出现该引脚上，除非它被输出
逻辑低。该引脚也可以直接控制软件作为数字输出引脚。
端口2是一个具有内部上拉电阻的双向端口。 P2口有1秒
写入它们的拉高由内部上拉电阻，并在该状态下可以
被用作输入。作为输入使用时， P2口被外部拉时将输出电流
由于内部上拉电阻。
端口2在从外部程序存储器取指令发出的高位地址字节
并在向24位外部数据的访问中，高位地址字节
存储器空间。
输入到晶振逆变器
从输出的晶体振荡反相器。 （请参阅硬件设计注意事项
部分描述。 ）
–11–
16–19,
22–25
18–21,
24–27
P3.0–P3.7
I / O
P3.0/RXD
P3.1/TXD
P3.2/INT0
P3.3/INT1
P3.4/T0/PWMCLK
P3.5/T1
P3.6/WR
P3.7/RD
20 ， 34 ， 48 22 ， 36 ， 51 ， DV
DD
21 ， 35 ， 47 23 ， 37 ， 38 ， DGND
50
26
SCLOCK
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
S
S
I / O
27
MOSI / SDATA
I / O
28–31
36–39
30–33
39–42
P2.0–P2.7
(A8–A15)
(A16–A23)
I / O
32
33
34
35
XTAL1
XTAL2
I
O
REV 。一
