初步的技术数据
ADuC834
ADuC834硬件设计注意事项
本节概述了一些关键的硬件设计consid-的
操作必须整合的时候得到解决
ADuC834到任何硬件系统。
虽然两个外部程序存储器和外部数据
存储器是由一些相同的引脚访问，这两者是
完全相互独立的从软件点
的图。例如，芯片可以读/写外部数据
内存同时从外部程序存储器执行。
图55示出了用于访问最多的硬件结构
64个字节的外部RAM 。这个接口是标准的任何
8051兼容的MCU。
ADuC83 4
P0
LATCH
勒
S RA M
D0D7
（ DA TA ）
A 0A 7
外部存储器接口
除了它的内部程序和数据存储器，所述
ADuC834可以访问多达64个字节的外部程序
存储器（ROM / PROM /等）和最多的外部16字节
数据存储器（SRAM） 。
从中代码空间（内部或外部选择亲
程序存储器）开始执行指令，扳平
EA
（外部访问）引脚为高电平或低电平分别。当
EA
是高
（上拉至V
DD
） ，用户程序的执行将开始AD-
装扮0内部62 KB闪存/ EE代码空间。当
EA
低（接地）用户程序的执行将开始AD-
外部代码空间装扮0 。从内部执行。当
代码空间访问上述F7FF六角程序空间（ 62K ）
将读为NOP指令。
注意，在第二个非常重要的功能
EA
引脚
在这个单品仿真模式部分中描述
数据表。
外部程序存储器（如果使用的话）必须被连接到
在ADuC834如图54。注意16的I / O
线路（端口0和2 ）的过程中，致力于总线功能
外部程序存储器中取出。端口0 （P0）作为
复用地址/数据总线。它发出的低字节
程序计数器（PCL）作为地址，然后进入一个
漂浮状态，等待代码字节从程序的到来
内存。在该时间的节目的低字节
计数器是有效的P0 ，信号ALE （地址锁存使能）
时钟，此字节为地址锁存器。与此同时，端口2（ P2）的
发出程序计数器（PCH）的高字节，然后
PSEN
闪光EPROM和代码字节被读入到
ADuC834.
ADuC83 4
P0
LATCH
勒
P RO M
D0D7
（ INS TRUCTIO N）
A 0A 7
P2
RD
WR
A 8A 15
OE
WE
图55.外部数据存储器接口（ 64千地址
空间）
如果获得超过64 KB的RAM需要，为特色的一
TURE独有的微转换器允许寻址高达
外部RAM 16字节简单地通过添加附加的闩锁
如示于图56 。
ADuC83 4
P0
LATCH
勒
S RA M
D0D7
（ DA TA ）
A 0A 7
P2
LATCH
A 8A 15
A 16A23
RD
WR
OE
WE
图56.外部数据存储器接口（ 16兆字节
地址空间）
P2
A 8A 15
PSEN
OE
图54.外部程序存储器接口
需要注意的是程序存储器地址始终为16位宽，
即使在用于程序存储器的实际量的情况下
小于64字节。外部程序执行的牺牲
两个8位端口（P0和P2）来寻址的功能
程序存储器中。而从外部程序执行
存储器，端口0和2 ，可以同时用于读/
写访问外部数据存储器，但不用于一般陈建
造成I / O 。
在任一实现中，端口0（ P0），作为多
路开关连接地址/数据总线。它发出的数据指针的低字节
（ DPL）作为一个地址，它是由ALE的脉冲之前，锁存
数据放置在总线上由ADuC834 （写操作
化）或SRAM（读操作）。端口2（ P2），提供了
数据指针页字节（ DPP）由ALE锁存时，请按照
由数据指针高字节（ DPH ）钮。如果没有锁存器
连接到P2 ， DPP由SRAM忽略， 8051
64字节的外部数据存储器访问的标准就会维持
tained 。
的外部程序和数据的详细的时序图
存储器读取和写入访问所用的定时中找到
本数据手册的说明部分。
–66–
（ 2002年3月12日） REV 。中国
