初步的技术数据
ADuC834
参数
外部数据存储器写周期
WR
脉宽
t
WLWH
t
AVLL
ALE低后地址有效
t
LLAX
地址保持ALE低后
ALE低
WR
低
t
LLWL
t
AVWL
地址有效到
WR
低
t
QVWX
数据有效到
WR
过渡
数据设置前
WR
t
QVWH
t
WHQX
数据和地址保持后
WR
t
WHLH
WR
高到ALE高
12.58 MHz的Core_Clk
民
最大
377
39
44
188
188
29
406
29
39
可变Core_Clk
民
最大
6t
CORE
– 100
t
CORE
– 40
t
CORE
– 35
3t
CORE
– 50
4t
CORE
– 130
t
CORE
– 50
7t
CORE
– 150
t
CORE
– 50
t
CORE
– 40
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
科幻gure
5
5
5
5
5
5
5
5
5
288
3t
CORE
+ 50
119
t
CORE
+ 40
核心_C LK
勒（ O）
t
W HL ^ h
P性S E
(O)
t
LL W L
W R
(O)
t
W L W H
t
A V W L
t
LL中的X
t
Q V W X
t
Q V W H
A0 A 7
数据
t
W H Q X
t
A V LL
P 2 O 5 RT 0 （ O）
P 2 O 5 RT 2 （ O）
A16 A23
A8 A15
图5.外部数据存储器写周期
REV 。中华人民共和国（ 2002年3月12日）
–11–
