AD7715
包允许用户评估的真实表现
部分，独立的模拟输入信号。该计划
涉及使用测试模式的一部分，其中所述差分
输入到AD7715内部短接在一起，以提供
零差分电压的模拟调制器。外部
该装置中，在AlN （ - ）输入端应连接到一个电压
这是部分的容许共模范围内。
该方案应该使用经过校准一直per-
上形成的部分。
数字接口
就完成了。它也向输出的更新变为高电平之前
寄存器以指示当未从装置读取，以确保
一个数据读不尝试，而寄存器正在
更新。
CS
用于选择该设备。它可以用来DE-
在系统代码的AD7715 ，其中一些部件是CON-
，连接到该串行总线。
图6和图7示出的时序图，用于连接所述
AD7715与
CS
用于该部分进行解码。图6是用于读
从AD7715的输出移位寄存器的操作，而图
图7示出一个写操作的输入移位寄存器。这是POS-
sible到从输出寄存器两次读出的相同的数据，即使
虽然
DRDY
线返回高电平后的第一次读操作
化。必须小心，但是，为了确保读
下一输出更新之前的操作已经完成
即将发生。
AD7715的串行接口可以在三线模式由操作
绑
CS
输入低电平。在这种情况下， SCLK，DIN和
DOUT线路均采用与AD7715的通信，并
的状态
DRDY
可以通过询问的MSB获得
的通信寄存器。此方案适用于
接口与微控制器。如果
CS
需要作为解码
信号，它可以从一个端口位的生成。对于微控制器
接口，则建议在SCLK空闲之间高
数据传输。
的AD7715也可以与操作
CS
用作帧
同步信号。此方案适用于DSP的接口
面对。在此情况下，第一位（MSB）被有效地送出
by
CS
自
CS
的下降沿后通常会发生
在SCLK的DSP 。在SCLK可以继续数据之间运行
传输提供数字听从时机。
串行接口可以通过行使复位
RESET
输入
上的部分。它也可以通过写入一系列1组成的复位
DIN输入。如果一逻辑1被写入到AD7715的DIN线为在
至少32个串行时钟周期中，串行接口被复位。这
确保了在三线系统中，如果接口丢失
在AD7715的可编程函数是使用受控
设置的片内寄存器如前面所述。数据被写入到
通过该部分的串行接口，这些寄存器和读访问
在片内寄存器也是由这个接口提供的。所有的COM
munications的部分必须以一个写操作的
通信寄存器。上电或复位，单片机后
副预计写入其通信寄存器。数据
写入该寄存器确定的下一个操作
该部分是读操作还是写操作，同时也决定于
哪一个寄存器发生这种读或写操作。因此，
写访问的任何零件上的其它寄存器开始于一个
写操作对通信寄存器后跟一个
写入到所选寄存器。从任何其他的读操作
上的部分（包括输出数据寄存器）寄存器开始
与写操作对通信寄存器，随后
通过从选定的寄存器的读操作。
在AD7715的串行接口包括5个信号，
CS ，
SCLK ， DIN ， DOUT和
DRDY 。
通过DIN线用于
传送数据到片上的寄存器，而DOUT线
用于从所述片上寄存器中获取的数据。 SCLK为
串行时钟输入端为设备和所有数据传输（无论
在DIN或DOUT ）发生相对于这个SCLK信号。
该
DRDY
线被用作状态信号用于指示数据
准备好被从AD7715的数据寄存器中读出。
DRDY
变低，当一个新的数据字是在输出寄存器可用
之三。它复位为高电平时，从数据寄存器读出操作
DRDY
t
3
CS
t
10
t
4
SCLK
t
6
t
8
t
5
DOUT
最高位
t
7
最低位
t
9
图6.读周期时序图
CS
t
11
SCLK
t
14
t
16
t
12
DIN
最高位
t
15
t
13
最低位
图7.写周期时序图
–22–
版本C
