飞思卡尔半导体公司
SS
（输入）
t
C
t
CL
t
CH
t
高龄
t
CL
t
R
t
F
t
ELG
SCLK （ CPOL = 0 ）
（输入）
SCLK （ CPOL = 1 ）
（输入）
t
A
t
CH
t
R
t
F
t
D
飞思卡尔半导体公司...
MISO
（输出）
t
DS
SLAVE MSB OUT
t
DH
比特14-1
t
DV
SLAVE LSB OUT
t
DI
t
DI
MOSI
（输入）
在MSB
比特14-1
在LSB
图23. SPI从机时序（ CPHA = 0 ）
SS
（输入）
t
F
t
C
t
R
t
CL
t
CH
t
高龄
t
ELG
t
CL
t
DV
t
A
t
CH
t
F
t
R
t
D
SCLK （ CPOL = 0 ）
（输入）
SCLK （ CPOL = 1 ）
（输入）
MISO
（输出）
t
DS
SLAVE MSB OUT
比特14-1
t
DV
t
DH
SLAVE LSB OUT
t
DI
MOSI
（输入）
在MSB
比特14-1
在LSB
图24. SPI从机时序（ CPHA = 1 ）
34
欲了解更多有关该产品，
转到： www.freescale.com
56F805技术数据
