飞思卡尔半导体公司
56F805说明
两个通用定时器四共六个引脚：定时器C有两个引脚，定时器D四
引脚
CAN 2.0 B模块，带2针端口，用于发送和接收
两个串行通信接口，每两个引脚（或四个额外的GPIO线）
串行外设接口（ SPI ），可配置4针端口（或四个额外的GPIO线）
14专用的通用I / O（ GPIO）引脚， 18多路GPIO引脚
计算机正常操作（COP ）看门狗定时器
两个专用的外部中断引脚
外部复位输入管脚硬件复位
外部复位输出引脚复位系统
JTAG /片上仿真（一次 ）模块不显眼，处理器速度无关
调试
软件编程，锁相环基于频率合成器，用于混合控制器
核心频率
飞思卡尔半导体公司...
1.1.4
能源信息
在制造高密度CMOS与5V兼容， TTL兼容的数字输入
采用3.3V单电源供电
片上稳压器为数字和模拟电路，以降低成本和减少噪音
等待和停止模式下可用
1.2 56F805说明
该56F805是混合动力控制器的56800核心的家族中的一员。它结合，在单
芯片中， DSP的处理能力和一个微控制器与一组灵活的功能
外围设备创建一个极具成本效益的解决方案。因为其成本低，配置灵活性
和紧凑的程序代码，所述56F805是非常适合于许多应用。该56F805包括许多
的外围设备，这对于应用，如运动控制，智能家电，步进机特别有用，
编码器，转速计，限位开关，电源及控制，汽车控制，发动机管理，
噪声抑制，远程电表抄表，工业控制，电源，照明和自动化。
56800的核心是基于哈佛式的建筑，包括在经营的三个执行单位
是平行的，从而允许在每个指令周期的六个之多的操作。微处理器编程风格
模型和优化的指令集使率直代高效，紧凑的代码为
MCU和DSP应用。该指令集也是高效的C编译器，能够迅速实现
开发优化控制应用。
的56F805支持从内部或外部存储器执行程序。两个数据操作数可以
从每个指令周期的片上数据RAM存取。该56F805还提供了两个外部
专用中断线，以及多达32个通用输入/输出（GPIO ）线，这取决于
外设配置。
该56F805控制器包括程序闪存31.5K字（ 16位）和数据闪存4K字（每
编程通过JTAG口）与程序RAM的512字和数据RAM 2K字。它
还支持从外部存储器（ 64K ）程序执行。
56F805技术数据
欲了解更多有关该产品，
转到： www.freescale.com
3
