飞思卡尔半导体公司
2.11模拟数字转换器（ ADC ）的信号
表16.模拟到数字转换信号
数
引脚
4
4
1
信号
名字
ANA0
–
3
ANA4
–
7
VREF
信号
TYPE
输入
输入
输入
国家在
RESET
输入
输入
输入
信号说明
ANA0
–
3—Analog
输入到ADC通道1
ANA4
–
7—Analog
输入到ADC通道2
VREF模
参考电压的ADC。必须被设置为
V
DDA
-0.3V以获得最佳性能。
飞思卡尔半导体公司...
2.12四定时器模块信号
表17.四定时器模块信号
NO 。引脚
2
信号名称
TD1
–
2
信号类型
输入/输出
复位时的状态
输入
信号说明
TD1
–
2—
定时器D通道1
–
2
2.13 JTAG /次
表18. JTAG /片上仿真（一次）信号
数
引脚
1
信号
名字
TCK
信号
TYPE
国家在
RESET
信号说明
输入
输入，拉低
测试时钟输入，这
输入引脚提供了一个门控时钟
（施密特）
国内
同步测试逻辑和串行数据转移到JTAG /一次
端口。该引脚在内部连接到一个下拉电阻。
输入
（施密特）
输入
（施密特）
产量
输入，拉
内部高
输入，拉
内部高
三态
测试模式选择输入，这
输入引脚用于测序
JTAG TAP控制器的状态机。它的上升沿采样
TCK的边缘，有一个上拉电阻。
测试数据输入，这
输入引脚提供一个串行的输入数据
流式传输到JTAG /次端口。它被取样的上升沿
TCK和具有片内上拉电阻。
测试数据输出，这
三态输出引脚提供串行
输出数据流从JTAG /次端口。它被驱动
移-IR和移位-DR控制器状态，并在下降沿变化
TCK的边缘。
测试复位，由于
输入时，该引脚上的低信号，提供一个复位
信号与JTAG TAP控制器。为了确保完整的硬件
复位， TRST信号必须保持在上电时，每当
复位有效。在调试时，会出现唯一的例外
当环境中的硬件设备复位是必需的，这是
没有必要重置一次/ JTAG模块。在这种情况下，
断言RESET ，但不主张TRST 。
调试事件-DE
提供认可调试一个低脉冲
事件。
1
TMS
1
TDI
1
TDO
1
TRST
输入
（施密特）
输入，拉
内部高
1
DE
产量
产量
14
欲了解更多有关该产品，
转到： www.freescale.com
56F803技术数据
