飞思卡尔半导体公司
外部时钟工作
表26.外部时钟操作时序要求
3
工作条件：
V
SS
= V
SSA
= 0 V, V
DD
= V
DDA
= 3.0-3.6 V，T
A
= -40 °至+ 85°C
特征
操作频率（外部时钟驱动器）
1
时钟脉冲宽度
2
,
3
1.
2.
3.
符号
f
OSC
t
PW
民
0
6.25
典型值
—
—
最大
80
—
单位
兆赫
ns
SEE
图11
有关使用外部时钟驱动器推荐的连接详细信息。
高或低脉冲宽度必须小于6.25ns或小芯片将无法正常工作。
列出的参数通过设计保证。
V
IH
飞思卡尔半导体公司...
外
时钟
90%
50%
10%
t
PW
t
PW
90%
50%
10%
V
IL
注：中点V
IL
+ (V
IH
– V
IL
)/2.
图12.外部时钟时序
3.5.4
锁相环时序
表27. PLL时间
工作条件：
V
SS
= V
SSA
= 0 V, V
DD
= V
DDA
= 3.0-3.6 V，T
A
= -40 °至+ 85°C
特征
外部参考晶振频率的PLL
1
PLL输出频率
2
PLL稳定时间
3
0
o
+85
o
C
PLL稳定时间
3
-40
o
0
o
C
符号
f
OSC
f
OUT
/2
t
锁相环
t
锁相环
民
4
40
—
—
典型值
8
—
1
100
最大
10
110
10
200
单位
兆赫
兆赫
ms
ms
1.外部提供的参考时钟应尽可能地自由从任何相位抖动锁相环工作
正确。 PLL的优化，为8MHz晶振输入。
2. ZCLK不得超过80MHz的。关于ZCLK和附加信息
f
OUT
/2,
请参考OCCS章
在用户手册。 ZCLK = F
op
3.这是PLL设置被改变后，以确保可靠的操作所需的最短时间。
56F803技术数据
欲了解更多有关该产品，
转到： www.freescale.com
25
