位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1578页 > CY7C1355B-100BZI > CY7C1355B-100BZI PDF资料 > CY7C1355B-100BZI PDF资料2第9页
CY7C1355B
CY7C1357B
CY7C1355B引脚定义
（续）
名字
TMS
TQFP
-
BGA
U2
FBGA
R5
I / O
JTAG串行
输入
同步
JTAG时钟
描述
串行数据，在到JTAG电路。
的上升沿采样
TCK的边缘。如果JTAG特性不被使用，这
引脚可断开或连接到V
DD
。该引脚
不提供TQFP封装。
时钟输入JTAG的电路。
如果JTAG功能是
没有被利用，该引脚必须连接到V
SS
。这
引脚上没有TQFP封装。
未连接。
内部没有连接到芯片。
18M ， 36M ， 72M ， 144M和288M的扩展地址
引脚和内部不连接到芯片。
TCK
-
U4
R7
NC
16,38,39,42 ，B1，C1 ，R1， A1， A11 ，B1
43,66,84
T1，T2， J3 ，B9， B11 ，C2
A4 ，D4， L4 ，C10， H1，H3 ，
J5 ，R5， T6 ，H9， H10 ，N2
U6 ，B7， C7， N5 ， N6 ，N7，
R7
N10,P1,P2,
P11,R2
14
-
-
-
V
SS
/ DNU
地面/ DNU
该引脚可以连接到地面或应留
浮动。
CY7C1357B引脚定义
名字
A
0
, A
1
, A
TQFP
37,36,32,33,
34,35,44,45,
46,47,48,49,
50,80,81,82,
83,99,100
BGA
P4,N4,A2,
C2,R2,T2,
A3,B3,C3,
T3,A5,B5,
C5,T5,A6,
C6,R6,T6
G3,L5
FBGA
R6,P6,A2,
A9,A10,A11,
B2,B10,P3,
P4,P8,P9,
P10,R3,R4,
R8,R9,R10,
R11
B5,A4
I / O
输入 -
同步
描述
用地址输入选择512K地址之一
位置。
采样在CLK的上升沿。一
[1:0]
被馈送到两比特串计数器。
BW
A,
BW
B
93,94
输入 -
同步
输入 -
同步
输入 -
同步
字节写选择输入，低电平有效。
合格与WE
进行写入到SRAM中。的上升沿采样
CLK的边缘。
写使能输入，低电平有效。
的上升沿采样
CLK的边缘，如果CEN为低电平有效。此信号必须
置为低电平以启动写序列。
前进/负载输入。
用于推进片上AD-
打扮柜台或加载一个新的地址。当高（和
CEN为低电平）内部突发计数器AD-
vanced 。时为低，一个新的地址可以被装载到
该装置用于接入。被取消后， ADV / LD
应该被驱动为低，以装入新的地址。
时钟输入。
用于捕获所有的同步输入，
该设备。 CLK为合格与CEN 。 CLK只有recog-
的发布，如果CEN为低电平有效。
芯片使能1输入，低电平有效。
的上升沿采样
CLK的边缘。使用与CE联
2
和CE
3
to
选择/取消选择该设备。
芯片使能2输入，高电平有效。
的上升沿采样
CLK的边缘。使用与CE联
1
和CE
3
to
选择/取消选择该设备。
芯片使能3输入，低电平有效。
的上升沿采样
CLK的边缘。使用与CE联
1
和CE
2
to
选择/取消选择该设备。
WE
88
H4
B7
ADV / LD
85
B4
A8
CLK
89
K4
B6
输入 -
时钟
输入 -
同步
输入 -
同步
输入 -
同步
CE
1
CE
2
98
E4
A3
97
B2
B3
CE
3
92
B6
A6
文件编号： 38-05117牧师* B
第9页的33
