位置：首页 > IC型号导航 > 首字符C型号页 > 首字符C的型号第1179页 > CY7C1352G-250AXI > CY7C1352G-250AXI PDF资料 > CY7C1352G-250AXI PDF资料1第9页
初步
开关特性
在整个工作范围
[16, 17]
250兆赫
参数
t
动力
时钟
t
CYC
t
CH
t
CL
输出时间
t
CO
t
DOH
t
CLZ
t
CHZ
t
OEV
t
OELZ
t
OEHZ
建立时间
t
AS
t
ALS
t
WES
t
CENS
t
DS
t
CES
保持时间
t
AH
t
ALH
t
WEH
t
CENH
t
DH
t
CEH
地址保持CLK崛起后
CLK上升后ADV / LD保持
GW ， BW
[A ： B]
持有CLK崛起后
CEN保持CLK崛起后
数据输入保持CLK上升后
芯片使能保持CLK崛起后
0.3
0.3
0.3
0.3
0.3
0.3
0.5
0.5
0.5
0.5
0.5
0.5
0.5
0.5
0.5
0.5
0.5
0.5
地址建立CLK兴起之前
ADV / LD建立CLK兴起之前
GW ， BW
[A ： B]
建立CLK兴起之前
CEN建立CLK兴起之前
数据输入建立CLK兴起之前
芯片使能建立CLK兴起之前
1.2
1.2
1.2
1.2
1.2
1.2
1.2
1.2
1.2
1.2
1.2
1.2
1.5
1.5
1.5
1.5
1.5
1.5
数据输出有效CLK上升后
数据输出保持CLK上升后
时钟为低-Z
时钟
[13, 14, 15]
CY7C1352G
200兆赫
分钟。
1
5.0
2.0
2.0
最大
166兆赫
分钟。
1
6.0
2.5
2.5
最大
133兆赫
分钟。
1
7.5
3.0
3.0
最大
单位
ms
ns
ns
ns
4.0
1.5
0
ns
ns
ns
4.0
4.0
0
4.0
1.5
1.5
1.5
1.5
1.5
1.5
0.5
0.5
0.5
0.5
0.5
0.5
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
描述
V
DD
（典型值）的第一接入
时钟周期时间
时钟高
时钟低
[12]
分钟。
1
4.0
1.7
1.7
最大
2.6
1.0
0
2.6
2.6
0
2.6
0
1.0
0
2.8
1.5
0
2.8
2.8
0
2.8
3.5
高-Z
[13, 14, 15]
3.5
3.5
3.5
OE低到输出有效
OE低到输出低-Z
[13, 14, 15]
OE高到输出高阻
[13, 14, 15]
阴影区域包含预览。
注意事项：
12.这部分有一个电压调节器内部; TPOWER是电力需要高于V被提供的时间
DD
最小初始前一个读或写操作
可以启动。
13. t
CHZ
, t
CLZ
,t
OELZ
和叔
OEHZ
指定用在交流测试负载（b）部分示出的AC测试条件。转变是从稳态电压测量± 200 mV的。
14.在任何给定的电压和温度，叔
OEHZ
小于吨
OELZ
和T
CHZ
小于吨
CLZ
共享相同的时，以消除静态存储器之间的总线争用
数据总线。这些规范并不意味着一个总线争用条件，但反映出保证在最坏的情况下，用户的条件参数。装置的设计
以实现相同的系统条件下的三态之前低态。
15.这个参数进行采样，而不是100 ％测试。
16.时序参考电平为1.5V时， V
DDQ
= 3.3V和1.25V是当V
DDQ
= 2.5V.
在交流测试负载（一），除非另有说明，所示17.测试条件。
文件编号： 38-05514修订版**
第9页的13
