附录A
之间的行业标准和UT80C196KD差
1.0 UT80C196KD差异工业
标准80C196KD
1.1模数转换器
模拟到数字转换器不会在实施
UT80C196KD.
1.3时钟
该XTAL2输出不使用，该UT80C196KD预期
输入的XTAL 1是一个有效的数字时钟信号。该
时钟应该是稳定的复位删除或掉电前
模式中退出。在掉电模式下，少数门
将时钟由XTAL1输入。该UT80C196KD会
驱动在测试模式下XTAL2低的时候不行。
复位后1.4 CCB阅读
建行取复位后，将是一个正常的获取，犹如选择
基于所述BUSWIDTH输入总线宽度是可选择的。系统
有一个8位宽接口应配合BUSWIDTH接地。
使用BUSWIDTH系统应执行正常解码
根据该系统的存储器的配置。工业
标准80C196KD对待建行取为8位取
（驱动高8位，地址20H ），而不管该
BUSWIDTH的状态。
1.5内部程序存储器
该UT80C196KD不具有内部程序存储器，
和引脚2 （ EA ）将被忽略内部之间进行选择
和外部程序读取。用户可以将此引脚连接到地
出于兼容性考虑，除非EDAC启用。
1.6端口3和4的
由于UT80C196KD不会有内部程序
存储器，端口3和4将总是被用作多路
地址和数据总线。因此，这些端口将不会被
配置为I / O端口，以及双向端口功能
这些引脚将不会被执行。该引脚将只
配置地址和双向数据引脚。
1.7内置EDAC
该UT80C196KD包含一个内置的错误检测和
外部存储器校正电路的读取和写入。该
EDAC可以从一个外部引脚来控制。外部引脚
（引脚37 ）可以被用来使能或禁用该功能
交互方式。因此，不同的外部存储器区域
可以分配给有EDAC是必要的。此外，该
EDAC校验位将通过端口0 ，这变化可通过
从行业标准的版本，其中端口0是唯一的一个输入
端口。您可以控制EDAC引擎的中断行为
通过设置EDAC控制和状态寄存器的位6和5
（ EDAC_CS ） 。此外，读EDAC_CS的第4位
允许您确定是否发生双位错误，并
通过阅读0位3的EDAC_CS注册告诉你
有多少单比特错误已被纠正。该EDAC_CS
寄存器位于HWindow 1的地址为15H 。
1.8指令队列
指令队列是八个字节深，而不是四个。该
指令队列还通过一个16位的接口给CPU
总线。此配置将加速的操作
UT80C196KD.
1.9 WDT和预分频器
该WDT现在可以通过软件关闭。禁用
功能应该允许使用看门狗的用户灵活性
定时器。该WDT现在也有一个分频器，可以减缓
通过因子2对置
0
到2
7
。该分频器会给
WDT的清零之间的用户额外的时间。 WDT预分频器
（ WDT_SCALE ）位于HWindow 1的位置0DH 。
1.10中断优先级
优先级编码器的一个附加水平提供给用户。
每一个标准的中断可以进行编程，以更高水平
优先级。在高优先级的所有中断将维持其
相对优先级，但低优先级的中断之后可以
编程为较高的中断优先级，如果有必要的。该
中断优先级寄存器为16位宽，并映射到
以同样的方式作为INT_MASK标准的中断和
INT_MASK1注册。中断优先级的高字节
寄存器（ IN_PRI （喜） ）位于HWindow 1的值0Bh，以及
低字节（ INT_PRI （ LO ） ）位于HWindow 1 0AH 。
1.11更快的乘法和除法
乘法器和除法器进行了优化，以发挥其
较少的状态下操作时间比当前版本。
1.12状态指示时间减少
该CPU已被简化为加快执行速度，其中
可能。例子包括1个状态还原为WORD
立即指示，1个国家减少长期索引
指示和状态下降的BMOV指令。
1.13 STACK_PNTR实现的特殊功能
注册
该STACK_PNTR已作为一个真正的特殊
功能寄存器而不是在RAM中以允许更快
push和pop 。如果未使用的堆栈， SFR的可用于
通用的数据存储。
1.14定时器3
一个附加的16位的定时器/计数器已经被实现为一个
通用定时器，可如果使用定时器1和定时器2
正在专用于其它功能的用途。当前值
36
