ADV7302A/ADV7303A
SD ACTIVE视频边缘
[子地址42H ，位7 ]
当活动视频边缘被启用时，前三个像素和
在有效视频上的亮度通道的最后三个像素
缩放以这样的方式，在这些像素的最大转变
是不可能的。缩放因子是1/8 ， 1/2和7/8 。
通过未经处理的所有其他活动的视频通过。
亮度通道与
ACTIVE视频边缘
残
100 IRE
100 IRE
87.5 IRE
50 IRE
0 IRE
12.5 IRE
0 IRE
亮度通道与
ACTIVE视频边缘
启用
图72.有源视频EDGE功能示例
电路板设计和布局考虑
DAC终止和布局的考虑
6.8 H
DAC O / P
300R
47pF
300R
75R
BNC O / P
6.8 H
该ADV7302A / ADV7303A包含一个板载参考电压进行
ENCE 。在V
REF
针正常终止于V
AA
至A
0.1
F
电容器，当内部V
REF
被使用。另外，
该ADV7302A / ADV7303A可与外部V使用
REF
（例如
AD1580 ） 。第r
SET
电阻器被连接在所述R的
SET
引脚与AGND和用于控制所述满刻度输出
电流，因此， DAC的输出电压电平。为
满量程输出，R
SET
必须具有760的值
.
第r
SET
值不应该改变。
负载
具有150的值
为
满量程输出。
视频输出缓冲器和可选的输出滤波器
第三阶低通巴特沃斯
600R
600R
图73例为SD输出滤波器，
8过采样
0
36n
480
在所有六个DAC输出缓冲是必要的，以便驱动
输出设备，如SD或HD监视器。 ADI公司
生产一系列合适的运算放大器，用于本申请中，为
例如AD8061 。上线驱动器缓存的更多信息
电路中给出了相关运算放大器的数据表。
一个可选的模拟低通滤波器的重建可能需要为
抗混叠滤波器，如果ADV7302A / ADV7303A被连接到一个
设备需要这种过滤。该过滤器的规格各不相同
与应用程序，请参阅表二十三。
表二十三。外部滤波器要求
–10
量（dB ）
群时延（秒）
30n
360
–20
24n
240
–30
18n
120
–40
12n
0
–50
相位（度）
–60
1
10
电路频率响应 - 兆赫
6n
–120
0n
–240
100
输入
模式
SD
SD
PS
PS
HDTV
HDTV
外部滤波器截止
过采样频率衰减
2
8
1
4
1
2
>6.5兆赫
>6.5兆赫
>12.5兆赫
>12.5兆赫
>30兆赫
>30兆赫
-50分贝@ 20.5兆赫
-50分贝@ 101.5兆赫
-50分贝@ 14.5兆赫
-50分贝@ 95.5兆赫
-50分贝@ 44.25 MHz的
-50分贝@ 118.5兆赫
图74.过滤地块为标清输出滤波器，
8过采样
REV 。一
–49–
