74LVT574 74LVTH574
逻辑符号
引脚说明
引脚名称
D
0
–D
7
CP
OE
O
0
–O
7
数据输入
时钟脉冲输入
三态输出使能输入
三态输出
描述
IEEE / IEC
真值表
输入
D
n
H
L
X
X
CP
输出
OE
L
L
L
H
O
n
H
L
O
o
Z
L
X
接线图
H亮电压电平
l低电压电平
X无形
Z高阻抗
低到高的转变
O
o
上一页
o
之前HIGH到LOW CP的
功能说明
该LVT574和LVTH574包括八边沿触发
触发器与个别D型输入和3 -STATE真
输出。该缓冲时钟和缓冲输出使能
通用于所有触发器。八触发器将存储
其个别的D型输入满足所述状态
建立时间和保持时间的要求低到高
时钟（ CP ）的过渡。随着输出使能（ OE ）低，
八触发器的内容可在输出
放。当OE为高电平时，输出变为高
阻抗状态。在OE输入操作不会影响
触发器的状态。
逻辑图
请注意，该图仅用于逻辑操作的理解提供的，不应该被用来估计的传播延迟。
www.fairchildsemi.com
2
