位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第867页 > EVAL-AD7266CB1 > EVAL-AD7266CB1 PDF资料 > EVAL-AD7266CB1 PDF资料1第10页
AD7266
工作原理
电路信息
该AD7266是一款快速，微功耗，双通道12位，单电源，
A / D转换器，工作于2.7 V至5.25 V电源。
当从一个5V电源工作时， AD7266能够
当与待定兆赫提供的2 MSPS的吞吐率
时钟，和1.5 MSPS在3 V的通过速率
该AD7266包含两个片上差分采样和保持
放大器，两个连续近似A / D转换，和一
串行接口与两个单独的数据输出管脚，并且是
采用32引脚LFCSP封装，它提供了用户
相当节省空间的优势替代解决方案。
串行时钟输入存取数据的一部分，但也
提供时钟源的每个逐次逼近
ADC。模拟输入范围为部分可被选择为一
0 V至V
REF
输入或2 ×V
REF
输入的模拟输入端
配置为单端或差分。在AD7266
具有片上2.5 V基准电压源，可如果过驱动
外部基准是优选的。
该AD7266还具有省电选项，允许电源
节省转换之间。掉电功能是
跨越该标准串行接口实现，如上述
操作部分的模式。
B
V
IN +
一SW1
A
B
V
REF
SW2
初步的技术数据
电容式
DAC
C
S
比较
C
S
SW3
控制
逻辑
V
IN-
电容式
DAC
图3. ADC采集阶段
当ADC启动转换（图4） ， SW3断开和
SW1和SW2移动到位置B ，使比较器
变得不平衡。两个输入端断开一次
转换开始。控制逻辑和电荷再分配
化DAC可以加减的固定电荷数量
从采样电容器阵列，使得比较
备份到平衡状态。当比较器
重新平衡后，转换完成。控制逻辑
产生ADC输出代码。的输出阻抗
来源驱动V
IN +
和V
IN-
引脚必须匹配;
否则，两个输入都会有不同的沉降时间，
造成的错误。
转换器操作
该AD7266有两个逐次逼近模 -
数字转换器，每个基于两个电容的DAC 。
图3和图4示出了简化的一个电路图
这些ADC的采集和转换相。
该ADC由控制逻辑，一个特区，以及两
电容的DAC 。在图3 （采集阶段） ， SW3 ，是
闭合， SW1和SW2处于位置A时，比较器被保持
在平衡状态，采样电容阵列
获取关于输入的差分信号。
电容式
DAC
B
V
IN +
一SW1
A
B
V
REF
电容式
DAC
04603-PrA-004
C
S
比较
V
IN-
SW2
C
S
SW3
控制
逻辑
图4. ADC转换阶段
修订版PRG |第10页17
04603-PrA-003
