位置：首页 > IC型号导航 > 首字符E型号页 > 首字符E的型号第785页 > EVAL-AD1953EB > EVAL-AD1953EB PDF资料 > EVAL-AD1953EB PDF资料1第30页
AD1953
串行数据输入/输出端口
在AD1953灵活的串行数据输入端口接受三三两两数据
补充， MSB格式。左声道的数据总是字段
之前的右声道数据字段。串行模式通过设置
使用模式选择位在SPI控制寄存器。在所有模式
除了为右对齐模式时，串行端口将接受的
不会任意数目的比特到24的限制（额外的位
导致错误，但他们将在内部截断） 。在右
对齐模式， SPI控制寄存器的位被用于设置字
长度为16 ， 20或24比特。上电时默认为24位模式。
在右对齐模式的正常运行，需要有
是每个音频帧64个BCLK 。
串行数据输入/输出模式
MSB左对齐到LRCLK过渡，没有MSB延迟。
左对齐模式可以接受任何单词长度可达24位。
在我
2
S模式， LRCLK为低为左声道和高的
右声道。数据在BCLK的上升沿有效。该MSB
左对齐到LRCLK过渡，但与单一BCLK
周期延迟。在我
2
S模式可用来接受任何数量的
比特高达24 。
在右对齐模式下， LRCLK高的左声道和
低用于右声道。采样数据的上升沿
的BCLK 。数据的开始，从LRCLK边沿延迟
由16 ，12，或8 BCLK间隔，根据所选择的
字长。默认字长为24位;其他的字
控制寄存器1 0> ：长度是通过写位<1设置。
在右对齐模式，假设有64 BCLKs
每帧。
图19示出的串行输入模式。为左对齐
模式下， LRCLK为高电平为左声道，并且低的
右声道。采样数据在BCLK的上升缘。该
LRCLK
BCLK
SDATA
最高位
左声道
最低位
最高位
右声道
最低位
左对齐模式 - 16位到24位每通道
LRCLK
BCLK
SDATA
最高位
最低位
最高位
最低位
I
2
S模式 - 16位到24位每通道
LRCLK
BCLK
SDATA
最高位
最低位
最高位
最低位
左声道
右声道
右对齐模式 - 位每通道次数选择
LRCLK
BCLK
SDATA
最高位
最低位
最高位
最低位
DSP模式 - 16位到24位每通道
1/
f
S
笔记
1. DSP模式未标识CHANNEL
2. LRCLK正常运行AT
f
S
除DSP模式，这是2
f
S
3. BCLK频率通常64 LRCLK但可以操作在突发模式
图19.串行输入模式
–30–
第0版
