A D V A N权证
我N· R M一T I O 4 N
设备总线操作
本节介绍的要求和使用该设备的总线操作，
这是通过内部命令来启动。命令寄存器
本身不占用任何可寻址的内存位置。该寄存器锁存器
常用以存储命令，随着地址和数据的信息
要执行的命令需要。该寄存器的内容作为输入来
内部状态机。状态机输出规定的功能
装置。表
1
列出了设备的总线操作，输入和控制他们的水平
需要，将得到的输出。以下小节介绍各
这些操作中的进一步的细节。
表1中。
手术
读
写
待机
输出禁用
RESET
临时机构撤消（高压）
PL127J设备总线操作
OE ＃
L
H
X
H
X
X
WE＃
H
L
X
H
X
X
RESET＃
H
H
V
IO
±
0.3 V
H
L
V
ID
WP ＃ / ACC
X
X（注2 ）
X（注2 ）
X
X
X
地址
(Amax–A0)
A
IN
A
IN
X
X
X
A
IN
DQ15–
DQ0
D
OUT
D
IN
高-Z
高-Z
高-Z
D
IN
CE＃
L
L
V
IO
±
0.3 V
L
X
X
图例：
L =逻辑低= V
IL
，H =逻辑高电平= V
IH
, V
ID
= 11.5-12.5 V, V
HH
= 8.5-9.5 V， X =无所谓， SA =
部门地址，
IN
=地址，D
IN
=数据输入，D
OUT
=数据输出
注意事项：
1.扇区保护和扇区解除保护功能也可以通过编程设备来实现。见
高压扇区保护部分。
写上两下两部门在2 WP ＃ / ACC要高。
对于读阵列数据要求
从输出读阵列数据，系统必须驱动OE＃和appro-
priate CE＃引脚。 OE＃为输出控制和门阵列的数据到输出
销。 WE＃应保持在V
IH
.
内部状态机设置为在器件上电时读取阵列数据，
或一个硬件复位之后。这确保了存储器的无杂散变更
电源转换过程中出现的内容。无命令是必要的，这
模式，以获得阵列的数据。标准的微处理器读周期的断言有效
器件地址输入地址产生对设备数据的有效数据
输出。每家银行保持启用，直到命令寄存器的读访问
内容也被改变。
参考表
23
时序规格，并
图11
为时序图。
I
CC1
在DC特性表代表了有功电流规范
读阵列数据。
随机读取（非页读）
地址访问时间（t
加
）等于从稳定的地址有效的延迟
输出数据。该芯片能够访问时间（t
CE
）是从稳定AD-延迟
礼服和稳定的CE＃到输出输入有效的数据。输出使能
2004年8月12日S29PL127J_064J_032J_MCP_00_A3
S29PL127J / S29PL064J / S29PL032J的MCP
33
