可编程逻辑器件1024EA

在系统可编程高密度PLD

特点

高密度可编程逻辑

- 4000 PLD门

- 48个I / O引脚，两个专用输入

- 144寄存器

- 高速全球互联

- 宽输入选通高速计数器，国家

机，地址解码器等

- 小逻辑块大小为随机逻辑

新功能

100 ％的IEEE 1149.1边界扫描可测试

- ispJTAG 系统内可编程通过IEEE 1149.1

（JTAG）的测试访问端口

- 用户可选择3.3V或5V的I / O支持混色器

系统电压（V

CCIO

针）

- 漏极开路输出选项

技术

高性能

—

f

最大

= 200 MHz的最高工作频率

—

t

pd

= 4.5 ns的传播延迟

TTL兼容的输入和输出

- 电可擦除和可重复编程

- 非易失性

- 100％测试在制造时

- 未使用的产品长期关机节省电源

在系统可编程

- 提高生产良率，减少时间用于─

市场和提高产品质量

- 重新编程锡焊设备进行快速原型

提供使用和快速的系统的易用性

可编程逻辑器件速度与密度和灵活性

现场可编程门阵列

- 完整的可编程器件可以结合胶

逻辑和结构化设计

- 增强的引脚锁定功能

- 四个专用时钟输入引脚

- 同步和异步时钟

- 可编程的输出压摆率控制，以

最大限度地降低开关噪声

- 灵活的引脚布局

- 优化的全球路由池提供全球

互联

ispDesignEXPERT - 逻辑编译器和COM-

完整的ISP器件设计系统免受高密度脂蛋白

合成THROUGH在系统编程

- 业绩卓越的品质

- 紧密集成了领先的CAE供应商工具

- 提高生产率的时序分析，探索

工具，时序仿真和ispANALYZER

- PC和UNIX平台

E

2

CMOS

功能框图

A0

Q

C7

输出路由池

0139/1024EA

输出路由池

A1

A2

A3

A4

A5

A6

A7

Q

Q

C6

逻辑

ARRAY

C5

Q

GLB

C4

C3

C2

C1

全球路由池（ GRP ）

B0 B1 B2 B3 B4 B5 B6 B7

输出路由池

C0

CLK

描述

所述可编程逻辑器件1024EA是一个高密度可编程

含144寄存器， 48通用I / O逻辑器件

引脚，两个专用输入引脚，四个专用时钟

输入引脚和一个全球路由池（ GRP ） 。玻璃钢

提供所有这些之间的完全互连

元素。在系统可编程逻辑器件1024EA设有5V的系统

通过IEEE 1149.1测试访问端口诊断功能。

在系统可编程逻辑器件1024EA设备提供非易失性

逻辑的可重编程，以及在互连

nects提供真正的可重构系统。功能性

在系统可编程逻辑器件1024架构的超集，在系统可编程逻辑器件

1024EA设备增加了用户可选择的3.3V或5V的I / O和

漏极开路输出选项。

逻辑的可编程逻辑器件1024EA设备上的基本单位是

通用逻辑块（ GLB ） 。该GLBs被标记为A0 ，

A 1 ... D7 （图1） 。共有在24 GLBs是

可编程逻辑器件1024EA设备。每个GLB有18个输入，

可编程与/或/异或阵列，和四

可配置的输出是任combinato-

里亚尔或注册。输入到GLB来自GRP

敬业投入。所有的GLB的输出被带到

回GRP使得它们可以连接到

任何其他GLB的设备上的投入。

版权所有2000莱迪思半导体公司的所有品牌或产品名称均为其各自所有者的注册商标。此处的规格和信息如有

更改，恕不另行通知。

莱迪思半导体股份有限公司， 5555东北摩尔的Ct 。 ，俄勒冈州希尔斯伯勒97124 ， USA

电话： （ 503 ） 268-8000 ; 1-800- LATTICE ;传真（ 503 ） 268-8556 ; http://www.latticesemi.com

2000年6月

1024ea_01

1