AD674B/AD774B
独立模式
“独立”模式与专用的输入系统有用
不要求全总线接口capabil-用，因此港口
性。独立模式的应用一般都能够发出
转换开始命令更准确地比完全控制
模式，从而提高了精度。
CE和12/8都是有线高速上网，
CS
AND A
0
布线低，并
转化率是通过的R / C控制。三态缓冲器
启用后的R / C为高电平，转换开始时的R / C
变低。这就产生了两种可能的控制信号，一
高脉冲或一个低脉冲。操作具有低脉冲示
在图4a中。在这种情况下，输出被强制为高
响应于的R / C的下降沿阻抗状态和
返回到有效逻辑电平的转换完成之后。
在STS线变为高电平， 200纳秒后的R / C变低，
返回低600纳秒后数据是有效的。
如果转换是通过一个高脉冲启动，如图4b所示，
期间，当R / C为高电平时被启用的数据线。
R的下降沿/ C开始下一个转换，并且将数据
线路恢复到三态（并保持三态） ，直到下一个
高脉冲的R / C 。
转换时序
一般的A / D转换器接口
注意事项
一个典型的A / D转换器的接口程序包括几个操作
系统蒸发散。首先，在写地址的ADC启动转换。
然后处理器必须等待转换周期的COM
完整的，因为大多数集成电路的ADC需要不止一个较长
指令周期来完成转换。有效的数据能的，
当然，只能读取后转换完成。该
AD674B和AD774B提供一个输出信号（STS ），其
表明当转换正在进行中。这个信号可以是
轮询由处理器通过外部三读它
态缓冲液（或其它输入端口）。在STS信号也
生成的转换，如果系的完成时产生中断
统的定时要求是关键性的，该处理器具有其他
任务期间， ADC转换周期执行。另
可能超时的方法是假设ADC将其
最大转换时间，转换，并插入一个足够
“不操作”的指令数，以确保这一数额
处理器时间被消耗。
一旦转换完成后，该数据可被读出。对于变流
更多的数据位比器可在总线上，供您选择
数据格式是必需的，并且多个读取操作是
需要的。该AD674B和AD774B包括内部逻辑
允许直接接口的8位和16位数据总线，选
由12/8输入。在16位总线应用（ 12/8高）的
数据线（通过DB0 DB11 ）可被连接到任意的
12最显著或12至少显著位的数据总线的。
剩下的4位应该被屏蔽的软件。该间
面以一个8位的数据总线（ 12/8低）在左对齐换做是
垫子。偶数地址（A
0
低）含有8个MSB （ DB11
通过DB4 ） 。奇地址（A
0
高），包含4个LSB
（ DB3通过DB0 ）中的字节的上半部分，随后
4个连续的零，从而消除位掩码的说明。
这是不可能的，重新排列为右jus-输出数据线
tified 8位总线接口。
D7
XXX0 DB11
DB10
（偶地址） （ MSB ）
XXX1
（ ODD ADDR ）
DB3
DB2
D0
DB9
DB1
DB8
DB0
（ LSB ）
DB7
0
DB6
0
DB5
0
DB4
0
一旦转换开始时， STS线变为高电平。兑换
启动命令将被忽略，直到转换周期
完整的。输出数据缓冲器可以被使能达1.2
s
前STS变低。在STS线将在返回低电平
在转换周期的结束。
该寄存器控制输入，A
0
和12/8 ，控制转换
长度和数据格式。如果在转换开始用A
0
低，
一个完整的12位转换周期开始。如果A
0
是在一个高
转换的开始，更短的8位转换周期的结果。
在数据读取操作，A
0
确定是否三
态缓冲器包含8个MSB转换结果
(A
0
= 0 ）或4个LSB （A
0
= 1）被启用。在12/8销
确定输出数据是否要被组织为两个
8位字（ 12/8并列LOW） ，或一个12位字（ 12/8绑
HIGH ） 。在8位模式中，该字节寻址时甲
0
是高
包含从转换的4个LSB后跟4 TRAIL-
荷兰国际集团零。这种结构允许将数据线被覆盖
研磨直接接口的8位总线，而不需要
外部的三态缓冲器。
图10.数据格式为8位总线
–10–
版本C
