位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第460页 > ICS8344AY-01 > ICS8344AY-01 PDF资料 > ICS8344AY-01 PDF资料1第1页
集成
电路
系统公司
ICS8344-01
L
OW
S
KEW
, 1-
TO
-24
D
。微分
-
TO
-LVCMOS F
ANOUT
B
UFFER
F
EATURES
24 LVCMOS输出， 7Ω典型的输出阻抗
2选择CLKX ， nCLKx输入
CLK0 ， nCLK0和CLK1 ， nCLK1对可以接受
下面的输入电平： LVDS ， LVPECL ， LVHSTL ， SSTL ，
HCSL
输出频率高达250MHz
任何转换单端输入信号与LVCMOS
在NCLK输入电阻偏置
同步时钟使能
输出偏斜： 200 PS （最大值）
部分到部分偏斜： 900ps （最大）
银行歪斜： 85ps （最大）
传播延迟：为5ns （最大值）
3.3V ， 2.5V或混合3.3V，2.5V工作电源模式
0 ° C至70 ° C的环境工作温度
可应要求提供工业级温度信息
G
ENERAL
D
ESCRIPTION
该ICS8344-01是一种低电压，低偏移
扇出缓冲器和HiPerClockS的成员
HiPerClockS
家族高性能时钟解决方案
ICS 。该ICS8344-01有两个可选择的时钟
输入。在CLK0 ， nCLK0和CLK1 ， nCLK1对
可以接受最标准的差分输入级。该
ICS8344-01被设计成翻译任何差分信号
各级LVCMOS电平。低阻抗LVCMOS输出
看跌期权是专为驱动50Ω串联或并联终止
传输线。有效的扇出可提高到
48利用输出来驱动两个串联的能力
终止线。冗余时钟应用程序可以利用
的双时钟输入。双时钟输入也方便
板级测试。时钟使能内部同步的
认列，以消除欠幅脉冲，在异步输出
时钟异步的断言/取消触发使能引脚。该
输出驱动为低电平时禁用。该ICS8344-01是
其特征在于在全3.3V ， 2.5V全混合3.3V的输入和
2.5V输出工作电源模式。
,&6
保证输出部分，以部分偏移特性
使ICS8344-01适合那些时钟分配
苛刻的良好定义的性能和应用
重复性。
B
LOCK
D
IAGRAM
CLK_SEL
CLK0
nCLK0
CLK1
nCLK1
P
IN
A
SSIGNMENT
Q8
Q9
V
DDO
GND
Q10
Q11
Q12
Q13
V
DDO
GND
Q14
Q15
1
0
Q0 - Q7
Q16
Q17
V
DDO
GND
Q18
Q19
Q20
Q21
V
DDO
GND
Q22
Q23
Q8 - Q15
Q16 - Q23
LE
Q
48 47 46 45 44 43 42 41 40 39 38 37
1
36
2
35
3
34
4
33
5
32
6
31
7
30
8
29
9
28
10
27
11
26
12
25
13 14 15 16 17 18 19 20 21 22 23 24
ICS8344-01
Q7
Q6
V
DDO
GND
Q5
Q4
Q3
Q2
V
DDO
GND
Q1
Q0
CLK_EN
nD
nc
OE
CLK_EN
CLK0
nCLK0
V
DD
GND
CLK1
nCLK1
V
DD
GND
CLK_SEL
OE
48引脚LQFP
采用7mm x 7mm X 1.4毫米
Y封装
顶视图
8344AY-01
www.icst.com/products/hiperclocks.html
1
REV 。 B 2001年8月6日
