VP101
电路描述
如图中所示。如图2所示， VP101包含三个8位
DA转换器，输入锁存器和一个循环扩增fi er 。
在每个时钟周期的上升沿， （参照图4 ），24
的颜色信息比特（r
0
-R
7
, G
0
-G
7
和乙
0
-B
7
）是
锁存到器件，并提交给三个8位DA
转换器。在REF WHITE输入，也锁定在上升
每个时钟周期的边缘，并且将迫使各D-的输入
A转换器，以$ FF 。
SYNC和BLANK被锁存的上升沿
时钟保持与色彩数据的同步。这些
输入端添加适当的加权电流到模拟
输出，产生特定网络连接C输出电平所需
视频应用，如图所示。 3.表1详细介绍了如何在
SYNC的空白，并REFWHITE修改输入输出
的水平。
在我
SYNC
电流输出通常直接连接
到IOG输出，并用于同步信息进行编码
到IOG输出。如果我
SYNC
未连接到IOG
输出，同步信息将不会被绿色编码
信道，并且IOR ， IOG和IOB输出将有
同样的满量程输出电流。
满量程输出电流由一个外部电阻器来设定
(R
SET
）之间的FS ADJUST引脚和AGND 。
SET
有
542Ω的新一代RS - 343A视频典型值成
37.5Ω的负载。的VP101可以在应用中使用
外部1.2V （典型值）提供参考，其中
区分外部基准应该是温度
补偿，并提供低阻抗输出。
对VP101的D- A转换器使用分段
体系结构，其中位流被路由到任意的
输出或AGND通过一个复杂的解码scheme.This
架构无需精密组件
率，并大大降低了开关瞬态
通过打开电流源或关闭相关联。
单调性和低干扰的能量是通过使用保证
相同的电流源和电流控制它们的输出。
片上运算放大器呃稳定的满量程
对温度和电源的输出电流
的变化。
在VP101的模拟输出能够直接对
驾驶37.5Ω的负载，如双端75Ω合作
轴电缆或插滤池。
图3复合视频输出波形
描述
白电平
白电平
数据
DATA -SYNC
消隐电平
空白同步
消隐电平
同步电平
IOG
（MA ）
26.68
26.68
数据+ 9.06
数据+ 1.44
9.06
1.44
7.62
0
IOR / IOB
（MA ）
19.06
19.06
数据+ 1.44
数据+ 1.44
1.44
1.44
0
0
REF
白
1
0
0
0
0
0
X
X
SYNC
1
1
1
0
1
0
1
0
空白
1
1
1
1
1
1
0
0
DAC
I / P数据
$XX
$FF
数据
数据
$00
$00
$XX
$XX
注：典型的满刻度IOG = 26.68毫安，R
SET
= 542, V
REF
= 1.2V ，我
SYNC
连接到IOG
表1 ：视频输出真值表
4
