VP101
引脚名称
空白
描述
复合空白对照输入。逻辑“0”强制IOR ， IOG和IOB输出消隐电平，为
在表1中示出它被锁存时钟的上升沿。当BLANK为逻辑0时，R
0
-R
7
, G
0
-
G
7
, B
0
-B
7
和REF WHITE输入将被忽略。
复合同步控制输入。在此输入的逻辑“0”关闭40 IRE电流源上的我
SYNC
输出。 SYNC不覆盖任何其它控制或数据输入如表1所示;因此，它应该是
仅在消隐间隔断言。它被锁存到时钟的上升沿。
参考白电平控制输入。在此输入的逻辑“1”强制IOR ， IOG和IOB输出到白
电平，而不管中的R
0
-R
7
, G
0
-G
7
和B
0
-B
7
输入。它被锁存时钟的上升沿。见表1 。
红色，绿色和蓝色数据的输入。
0
, G
0
和乙
0
是最显著数据位。他们被锁定在
在时钟脉冲上升沿。编码是二进制的。未使用的输入应连接到任何常规PCB电源
或接地层。
时钟输入。 CLOCK的上升沿锁存第r
0
-R
7
, G
0
-G
7
和B
0
-B
7
SYNC的空白，并REFWHITE
输入。它通常是视频系统的像素时钟速率。建议在时钟输入是
通过专用的CMOS缓冲器驱动。
红色，绿色和蓝色电流输出。这些高阻抗电流源是能够直接驱动一个
双端75Ω同轴电缆。所有的输出，不管使用与否，应当具有相同的输出负载
（注：必须保持直流接地路径） 。
同步电流输出。通常该电流输出直接连线到IOG输出，并且使同步
信息被编码到绿色通道。在SYNC输入结果中没有电流为逻辑“0”
此引脚输出，而逻辑“1”的结果在下面的电流被输出：
V
REF
(V)
I
SYNC
（毫安） = 3468 X
≡
111个LSB
R
SET
()
如果未在绿色通道需要的同步信息，该输出可以被连接到V
AA
和同步
输入拉高，导致我
SYNC
电流源被关断，降低了功率消耗。
FS
调整
满量程调节控制。电阻（R
SET
）连接这个引脚之间和AGND控制的幅度
的全视频信号（图3） 。流过R的电流
SET
电阻等于32个LSB 。注意， IRE的
图中的关系。 3顷保持，而不管满刻度输出电流。
R之间的关系
SET
和IOG满量程电流（假设我
SYNC
连接到IOG ）为：
V
REF
(V)
IOG （毫安） = 12082 X
≡
387个LSB
R
SET
()
对于一个给定的R满量程输出电流IOR ， IOB （毫安）
SET
是德网络定义为：
V
REF
(V)
IOR ， IOB （毫安） = 8624 X
≡
276个LSB
R
SET
()
COMP
补偿引脚。该引脚提供有偿内部回路放大器。一个0.01μF的陶瓷电容必须
连接在此引脚与最近的V之间
AA
引脚。
连接电容器到V
AA
而不是到AGND提供尽可能高的电源噪声
排斥反应。
参考电压输出。从内部参考电路的输出，提供1.2V （典型值） reference.A
0.1μF的陶瓷电容器，必须使用去耦此输出到V
AA
.
模拟地。所有AGND引脚必须连接。
模拟电源。所有V
AA
引脚都必须连接。
SYNC
REF
白
R
0
-R
7
G
0
-G
7
B
0
-B
7
时钟
IOR ， IOG ，
IOB
I
SYNC
V
REF
AGND
V
AA
5
