HT47R20
实 时 时 钟 控 制 寄 存 器
（ RTCC 09H ）
状 态 标 志 寄 存 器
（ STATUS 0AH ）
中断控制寄存器
0 （ INTC0 0BH ）
输入/
输出寄存器（ PA
12H 14H PB ）
中断控制寄存器
1(INTC1
1EH)
定时/计数器
A
高 ½½字节寄存器(TMRAH
20H
TMRAL 21H ）
定时/计数器控制寄存器（ TMRC
22H)
定
时/计数器
B
高 ½½字节寄存器(TMRBH
23H TMRBL
24H ） RC
振荡型
A / D
½换控制寄存器(ADCR
25H)
其½
在
40H
之前的空间保留给系统以后扩展½用 读取这些地址
的返回值为
00H
通用数据寄存器地址从
40H
到
7FH
用
来存储数据和控制信息
所有的数据存储器单元½½直接执行算术 逻辑 递增
递减和循环操½ 除了一些特殊½外 数据存储器的每一½
½可由
SET [M ] .7
½½或由
CLR [M ] .7
复½ 而且½可
以通过间接寻址指针
MP0 MP1
进行间接寻址
间接寻址寄存器
地址
00H
和
02H
是间接寻址寄存器 并无实际的物理区
存 在 任 ½ 对
[00H]
和
[02H]
的 读
/
写 操 ½ ½ 是 访 问 由
MP0 （ 01H ）和MP1 （ 03H ）所指向的RAM
单元 间接读取
00H
或
02H
地址得到的值为
00H
间接写入此地址 不会产生任
½操½
间接寻址寄存器之间不支持数据传送功½ 间接寻址指
针
MP0
和
MP1
是
8
½寄存器
MP0
只½用于数据存储器
而
MP1
½用于数据存储器和
液晶显示
显示存储器
累加器
累加器（ ACC ）与算术逻辑单元（ ALU ）有密切关系它对应
于
内存
地址
05H
做为运算的立即数据 存储器之间的数
据传送必须经过累加器
0 0 H
0 1 H
0 2 H
0 3 H
0 4 H
0 5 H
0 6 H
0 7 H
0 8 H
0 9 H
0 ^ h
0 B H
0建华
0深高
0 E ^ h
0 F H
1 0 H
1 1 H
1 2 H
1 3 H
1 4 H
1 5 H
1 6 H
1 7 H
1 8 H
1 9 H
1
1 B H
1建华
1深高
1 C ^ h
1 F H
2 0 H
2 1 H
2 2 H
2 3 H
2 4 H
2 5 H
在T C 1
Tm值R A ^ h
牛逼M R A L
Tm值R C
牛逼M R B H
牛逼M R B·L
A D C R
P B
P A
S·P权证IA升P ü ; R P 2 O 5 S ê
D上TA M E M O对RY
在D IR权证吨A D ，D R （E S） S IN克例如为TE R 0
M·P 0
在D IR权证吨A D ，D R （E S） S IN克例如为TE ，R 1
M·P 1
B P
A C C
P C L
T B L P将
T B L H
- [R T C
S T为T美
在T C 0
：加利美E D
A D A S "0 0 "
算术逻辑单元
ALU
2 6 H
4 0 H
算术逻辑单元（ ALU ）是执行
8
½算术 逻辑运算的电路
它提供有以下功½
算术运算（ADD
ADC SUB SBC DAA ）
逻辑运算（AND
或XOR CPL ）
7 F H
移½运算(PL
RR RLC ，RRC）
递增和递减（ INC
DEC ）
分支判断（ SZ
新西兰统计局SIZ SDZ ... ）
ALU
不仅可以储存数据运算的结果 还会改变状态寄存器的值
摹简è RA升P ü RP 发E
D上TA M E M O对RY
（ 6 4 B Y形释）
状态
状态寄存器
8
½的状态寄存器(0AH) 由零标志½(Z) 进½标志½(C) 辅助进½标志½(AC) 溢出标志½(OV)
暂停标志½(PD)和看门狗定时器溢出标志½(TO)组成 该寄存器不仅记½状态信息 而且还控制操½顺序
符号
C
AC
Z
OV
修订版1.10
½
0
1
2
3
功½
如果在加法运算中结果产生了进½或在减法运算中结果不产生借½,
则
C
被½½ 反之
C
被清除 它也可被循环移½指令½响
如果在加法运算中½
4
½产生了进½或减法运算中½
4
½不产生借
½ 则
AC
被½½ 反之
AC
被清除
如果算术或逻辑运算的结果为零 则
Z
被½½ 反
Z
被清除
如果运算结果向最高½进½ ½最高½并不产生进½输出 则
OV
被
½½ 反之
OV
被清除
9
2002-07-25
