PSD813F2 ， PSD833F2 ， PSD834F2 ， PSD853F2 ， PSD854F2
表70. ISC时序（ 3V器件）
-12
符号
参数
时钟（ TCK ， PC1 ）频率（除
PLD ）
时钟（ TCK ， PC1 ）高电平时间（除
PLD ）
时钟（ TCK ， PC1 ）低电平时间（除
PLD ）
时钟（ TCK ， PC1 ）频率（ PLD只）
时钟（ TCK ， PC1 ）高电平时间（ PLD只）
时钟（ TCK ， PC1 ）低时间（ PLD只）
ISC港口建立时间
ISC端口保持时间
ISC端口时钟到输出
ISC港高阻抗输出有效
ISC端口有效输出到
高阻抗
条件
民
t
ISCCF
t
ISCCH
t
ISCCL
t
ISCCFP
t
ISCCHP
t
ISCCLP
t
ISCPSU
t
ISCPH
t
ISCPCO
t
ISCPZV
t
ISCPVZ
（注
1
)
（注
1
)
（注
1
)
（注
2
)
（注
2
)
（注
2
)
240
240
12
5
30
30
30
40
40
2
240
240
13
5
36
36
36
最大最小
12
45
45
2
240
240
15
5
40
40
40
最大
10
51
51
2
民
最大
9
兆赫
ns
ns
兆赫
ns
ns
ns
ns
ns
ns
ns
-15
-20
单位
注： 1。对于非PLD编程，擦除或ISC旁路模式。
2.程序或只擦除可编程逻辑器件。
表71.掉电时序（ 5V设备）
-70
符号
t
LVDV
t
CLWH
参数
从掉电ALE访问时间
从最大延迟
APD启用以内部PDN有效
信号
使用CLKIN
(PD1)
条件
民
最大最小
80
最大
90
15 * t
CLCL1
民
最大
150
ns
s
-90
-15
单位
注： 1中。T
CLCL
是CLKIN （ PD1 ）的时期。
表72.掉电时序（ 3V器件）
-12
符号
t
LVDV
t
CLWH
参数
从掉电ALE访问时间
从APD最大延迟启用以
内部PDN有效信号
使用CLKIN
(PD1)
条件
民
最大最小
145
最大
150
15 * t
CLCL1
民
最大
200
ns
s
-15
-20
单位
注： 1中。T
CLCL
是CLKIN （ PD1 ）的时期。
99/110
