位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第1014页 > HPC-DEV-SUNC > HPC-DEV-SUNC PDF资料 > HPC-DEV-SUNC PDF资料1第4页
AC电气特性
（续）
CPU和DMA时序（见注1和4
图2 4 6 7 8
和
9
) V
CC
e
5V
g
10% T
A
e
0 ℃
a
70℃下
HPC46400E
b
40℃
a
85℃ HPC36400E
符号
t
1ALR
地址周期
t
1ALF
t
2ALR
t
2ALF
t
LL
t
ST
t
VP
t
ARR
读周期
t
加
t
RD
t
RW
t
DR
t
RDA
写周期
t
ARW
t
WW
t
V
t
HW
准备
输入
t
RDYs
t
RDYh
t
RDYV
WS
b
t
C
b
47
b
47
t
C
中央处理器
DMA
t
C
a
20
t
C
a
20
t
C
b
9
t
C
b
20
t
C
b
10
t
C
b
10
t
C
b
20
t
C
a
WS
b
55
t
C
a
WS
b
75
t
C
a
WS
b
35
t
C
a
WS
t
C
a
WS
b
15
t
C
a
WS
b
15
t
C
b
25
t
C
b
20
t
C
b
20
t
C
a
WS
b
15
t
C
a
WS
b
15
t
C
a
WS
b
40
t
C
a
WS
b
50
t
C
b
10
中央处理器
DMA
中央处理器
DMA
中央处理器
DMA
中央处理器
DMA
中央处理器
DMA
中央处理器
DMA
公式
周期
中央处理器
DMA
中央处理器
DMA
中央处理器
中央处理器
参数
延迟ALE上升沿CKI的上升沿之后
延迟ALE上升沿CKI下降沿后
长江基建上升沿后延迟ALE下降沿
长江基建下降沿后延迟ALE下降沿
CK2上升沿之后ALE上升沿
ALE CK2下降沿后下降沿
ALE脉冲宽度
地址设置有效ALE下降沿之前
地址持有有效的ALE下降沿后
ALE下降沿到RD下降沿
数据输入有效地址后，输出有效
数据输入有效RD下降沿后
RD脉冲宽度
数据输入保持有效RD上升沿之后
总线RD上升沿之后启用
ALE下降沿到WR下降沿
WR脉冲宽度
数据输出有效WR上升沿之前
数据输出保持有效WR上升沿后
CK2上升沿之前RDY下降沿
CK2上升沿之后RDY上升沿
RDY下降沿后RD或WR下降沿
110
135
0
55
30
160
135
110
100
15
45
0
28
53
50
41
5
15
40
30
145
150
90
115
民
0
0
0
0
最大
35
35
35
35
45
45
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
（注6 ）
（注5 ）
（注3）
记
（注2 ）
（注2 ）
（注2 ）
（注2 ）
注1
这些AC特性都保证与具有50％的占空比和具有小于15 pF负载上CKI外部时钟驱动器上的CKO只具备吨
C1R
t
C1F
长江基建和占空比限制没有测试，但是保证功能设计请记住，当低速模式的选定F
C
（工作频率）会
来自外部的频率除以4，并且该值应在有关的交流特性的所有公式被用于
注2
不要使用此参数，除非设计长江基建驱动以积极的信号，会议牛逼
C1R
和T
C1F
规格当使用无源晶振电路的稳定性
不能保证如果任CKI或CKO被连接到任何外部逻辑比晶体电路的无源元件等
注3
呼包鄂的设置ALE下降沿之前有效的BS0 0 ns最小设置直通BS3 ALE下降沿之前有效的，当扩展寻址模式
0 ns最小
注4
WS （T
等待
)
c
（预编程的等待状态的数目）的最小和最大值的计算在最大操作频率f
C
e
20 MHz的
一个等待状态预先设定这些数值上的其它输出的直流负载上CK2保证100 pF的对A口50 pF的交流负载80 pF的
引脚的直流规范非CMOS I
OL
还是我
OH
注5
呼包鄂输出的持有效后WR上升沿BS0 0 ns最小保持通BS3输出有效后WR上升沿时，扩展寻址
模式为0 ns最小
注6
在HPC在电路仿真器的T
RDYV
公式是WS
b
分别
t
C
b
57和T
C
b
18 57 ns的最低收益率和43 ns的CPU和DMA周期
4
