位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第1014页 > HPC-DEV-SUNC > HPC-DEV-SUNC PDF资料 > HPC-DEV-SUNC PDF资料1第17页
UART模式注意
该HPC46400E UART功能的能操作的注意模式
ATION这种操作模式使HPC46400E到
与其他处理器通常在这样的envi-联网
境下的信息包括地址和实际的
数据地址由具有在第九位指定
在该消息中设置为1的数据的数据帧通过指定
其在数据帧中的第九位复位为0
该UART监视寻找通信流
地址在第九位集的数据字
收到的UART信号的HPC46400E与接口
中断处理器，然后检查重新的内容
ceiver缓冲器决定它是否被寻址和
是否接受后续的数据
cedure中都使用了点 - 点和点对多
配置上HPC46400E HDLC控制器
包含用户可编程功能允许艾菲
LAPD信息cient处理
HDLC通道引脚说明
每个HDLC通道已与相关的下列引脚
it
HCK
HDLC通道时钟输入信号
RX
任RHCK
TEN
TX
接收串行数据输入数据锁存
负HCK边缘
HDLC通道接收使能输入重
ceiver时钟输入
HDLC通道发送使能输入
主频传输串行数据输出数据
列于正面HCK边缘数据（未包含
cluding CRC ）发送LSB在前TRI- STATE
当未启用发射器
关闭标志输出通道1
可编程的串行解码器
接口
可编程串行译码器接口允许两个
HDLC通道与设备使用几种使用
流行的时分多路复用（ TDM ）串行协议
对于点对点和多点数据交换的这些亲
母育酚结合'B '和' D'渠道上常见的
引脚接收到的数据传送数据的时钟和同步哪些
通常发生在8KHz的速率，并提供了组帧为
特定协议
解码器使用串行链路时钟和同步信号，以
产生内部使对“D”和“B”信道
由此允许HDLC信道访问批
从多路复用链路吃信道数据
另外的64 kbit s到56千比特s的速率适配即可
使用串行解码器进行产生使能信号B1
或B2的速率适配到56千比特s速率通过完成
仅使用第一7位每个B信道时隙的
每个TDM帧变送器将在插入'' 1 ''
每帧的第8位接收器只会接收
第7个数据位和跳过的第八位见
图17
65千比特56千比特速率适配时序图
CFLG1
HDLC功能描述
发射机说明
数据从外部存储器通过DMA传送
控制器到发送缓冲寄存器从它的
装入一个8位的串行移位寄存器中的CRC计算
和附加到之前结束标志之中的帧
传输的数据是在TX输出引脚如果没有进一步的输出
发送命令给发射器发出CON-
tinous标志中止或选定的空闲模式
控制寄存器
当DMA传输已中断产生
从RAM到HDLC信道用于特定最后一个字节
消息或发送错误调节的关联
传输状态寄存器包含状态信息
说明具体的中断源
为了支持传输数据包在一个' R' '界面
V 120在同步模式下的用户界面，支持使用
HPC测试设备，或支持专有的CRC algo-
rithms发射机具有防止反式的选择
的产生的硬件CRC字节mitting
变送器特点
帧间填充发射器可以发送任意连续
'1'或反复标志或结束标志之间的中止
一个数据分组和下一当CPU开始标志
命令发送器以打开一个新帧的间
框架填充立即终止
流产后七匹中止序列的零
将被立即命令从CPU或发送
在DMA中的防钻撞状态
比特字节边界的数据包之间的报文长度
头可具有任何数量的比特并不仅限于
字节三位在控制寄存器的整数倍
器用于指示在最后的有效位的数目
字节这些位由用户软件下载
接收机说明
数据输入到RX引脚接收接收器
时钟可以是外部输入的，在任一HCK销或
任RHCK销
输入的数据是通过多个路径中的一条路由DE-
未决的关于是否有该标志的数据或CRC
一旦接收器启用它等待的开旗
输入框然后启动零位AD-删除
17
HDLC通道说明
HDLC DMA结构
HDLC 1
HDLC1
接受
DMAR1
HDLC1
发送
DMAT1
HDLC 2
HDLC2
接受
DMAR2
HDLC2
发送
DMAT2
一般信息
在HPC46400E两个HDLC信道是相同的，并且
操作多达4 65 Mbps的当在一个ISDN基本速率用
访问应用HDLC通道1已被指定
用于与16kbps的D信道或任一个B信道和使用
HDLC 2可与任一64kbps的B-信的使用
内尔斯如果“D”和“B”信道都存在一个共同的
串行链路的可编程串行译码器接口gen-
erates需要访问的必要的使能信号
D和B信道数据
有两个来源为接收和发送信道
使它们可以从内部产生的信号
串行译码器接口，或者它们可以从外部使能
LAPD用于D信道的链路接入协议导出
从X 25包交换LAPB协议LAPD试样
外资企业用于终端的程序要使用的D信道
呼叫控制和用户数据信息的亲转移
